海量元器件型号，
快速搜索匹配。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

SN74V215、SN74V225、SN74V235 和 SN74V245 是高速、低功耗的 CMOS 时钟控制先进先出（FIFO）存储器。它们支持高达 133 MHz 的时钟频率，读取访问时间最快可达 5 ns。这些 DSP-Sync FIFO 存储器具备读写控制功能，适用于诸如 DSP 与处理器通信、DSP 与模拟前端（AFE）缓冲、网络、视频和数据通信等应用

是极深、高速的CMOS先进先出（FIFO）存储器，具有时钟控制的读写功能和灵活的×9 / ×18总线匹配数据流。读写端口都有灵活的×9 / ×18总线匹配。重传操作所需的周期固定且短。从第一个字写入空FIFO到可以读取的时间，即第一个字数据延迟周期，是固定且短的。这些FIFO特别适用于网络、视频、电信、数据通信和其他需要缓冲大量数据并匹配不等大小总线的应用。每个FIFO都有一个数据输入端口（Dn）和一个数据输出端口（Qn），在主复位周期期间，由外部控制引脚的输入宽度（IW）和输出宽度（OW）的状态决定，二者均可采用18位或9位宽度。输入端口由写时钟（WCLK）和写使能（WEN）输入控制。当WEN有效时，在WCLK的每个上升沿将数据写入FIFO

CH424是一款容量为4000字节的FIFO存储芯片。CH424有两个8位无源并行端口：输入端口W和输出端口R。CH424通过8位数据线以及读写和片选控制线连接到DSP/MCU/MPU等控制器的系统总线