海量元器件型号，
快速搜索匹配。

公开页面暂无产品说明。

公开页面暂无产品说明。

特性：工作条件：3.0V 至 3.6V，-40°C 至 +85°C，直流至 70 MIPS；3.0V 至 3.6V，-40°C 至 +125°C，直流至 60 MIPS。 闪存架构：双分区闪存程序存储器，支持实时更新，支持编程操作，支持分区软交换。 内核：代码高效（C 和汇编）架构，两个 40 位宽累加器，单周期（MAC/MPY）双数据提取，单周期混合符号乘法加硬件除法，32 位乘法支持，两个额外工作寄存器组（减少上下文切换）。 时钟管理：±0.9% 内部振荡器，可编程 PLL 和振荡器时钟源，故障安全时钟监视器（FSCM），独立看门狗定时器（WDT），快速唤醒和启动。 电源管理：低功耗管理模式（睡眠、空闲、打盹），集成上电复位和欠压复位，0.5 mA/MHz 动态电流（典型值），10 μA IPD 电流（典型值）。 高速 PWM：五个 PWM 发生器（每个发生器两个输出），每个 PWM 有独立时基和占空比，1.04 ns PWM 分辨率（频率、占空比、死区时间和相位），支持中心对齐、冗余、互补和真正独立输出模式，独立故障和电流限制输入，输出覆盖控制，支持 AC/DC、DC/DC、逆变器、PFC 和照明。 高速 ADC 模块：12 位，4 个专用 SAR ADC 内核和 1 个共享 SAR ADC 内核，每个 ADC 内核可配置分辨率（最高 12 位），12 位分辨率下每通道最高 3.25 Msps 转换速率，12 至 22 个单端输入，每个模拟通道有专用结果缓冲区，灵活独立的 ADC 触发源，两个数字比较器，两个过采样滤波器以提高分辨率。 四个带迟滞的轨到轨比较器：每个模拟比较器有专用 12 位数字-模拟转换器（DAC），最多两个 DAC 参考输出，最多两个外部参考输入

TMS320C5535 低功耗 C55x 定点 DSP- 高达 100MHz、USB、LCD 接口、FFT HWA、SAR ADC

公开页面暂无产品说明。

公开页面暂无产品说明。

特性：改进的哈佛架构。 具有灵活寻址模式的C编译器优化指令集架构。 83条基本指令。 24位宽指令，16位宽数据路径

特性：256-1024 Kbytes的程序闪存，带ECC和128 Kbytes的数据RAM。 快速六周期除法。 用于实时更新功能的双分区闪存。 实时更新。 代码高效（C和汇编）架构。 40位宽累加器。应用：DC/DC转换器。 AC/DC电源

特性：改进的哈佛架构。 C编译器优化的指令集架构。 83条基本指令，具备灵活的寻址模式。 24位宽指令，16位宽数据路径

SigmaDSP数字音频处理器

TMS320LF2403A 16 位 DSP、40MHz 频率、16kw 闪存、64 引脚

公开页面暂无产品说明。

SigmaDSP28/56Bit音频处理器，内置2个ADC和4个DAC

特性：改良哈佛架构。 C编译器优化指令集架构。 83条基本指令，具备灵活寻址模式。 24位宽指令，16位宽数据路径。 12KB片上闪存程序空间。 512B片上数据RAM。 16×16位工作寄存器阵列。 最高30MIPS操作：双内部RC（9.7和14.55MHz(±1%)工业温度；6.4和9.7MHz(±1%)扩展温度）；32倍PLL，VCO为480MHz；PLL输入±3%；外部EC时钟6.0至14.55MHz；HS晶体模式6.0至14.55MHz

特性：3.0V to 3.6V工作电压范围。 -40℃ to +85℃工作温度范围，最高70 MIPS；-40℃ to +125℃工作温度范围，最高60 MIPS。 代码高效（C和汇编）架构。 两个40位宽累加器。 单周期（MAC/MPY）双数据获取。 单周期混合符号乘法加硬件除法。 32位乘法支持。 内部快速FRC振荡器，精度1%

特性：代码高效（C和汇编）架构。 两个40位宽累加器。 单周期（MAC/MPY），双数据提取。 单周期混合信号乘法器，带硬件除法。 2%内部振荡器。 可编程PLL和振荡器时钟源

特性：工作条件：3.0V 至 3.6V，-40℃ 至 +150℃，DC 至 20 MIPS；3.0V 至 3.6V，-40℃ 至 +125℃，DC 至 40 MIPS。 时钟管理：2% 内部振荡器；可编程 PLL 和振荡器时钟源；故障安全时钟监视器 (FSCM)；独立看门狗定时器；低功耗管理模式；快速唤醒和启动。 核心性能：高达 40 MIPS 的 16 位 dsPIC33F CPU；单周期乘法加硬件除法。

公开页面暂无产品说明。

特性：工作条件：3.0V 至 3.6V，-40℃ 至 +85℃，DC 至 70 MIPS；3.0V 至 3.6V，-40℃ 至 +125℃，DC 至 60 MIPS。闪存架构：双分区闪存程序存储器，支持实时更新，支持编程同时操作，支持分区软交换。核心：16 位 dsPIC33E CPU，代码高效（C 和汇编）架构，两个 40 位宽累加器，单周期（MAC/MPY）双数据提取，单周期混合信号乘法加硬件除法，32 位乘法支持，四个额外工作寄存器组（减少上下文切换）。时钟管理：±0.9% 内部振荡器，可编程 PLL 和振荡器时钟源，故障安全时钟监视器（FSCM），独立看门狗定时器（WDT），快速唤醒和启动。电源管理：低功耗管理模式（睡眠、空闲、打盹），集成上电复位和欠压复位，0.5 mA/MHz 动态电流（典型值），20 μA IPD 电流（典型值）。高速 PWM：八个 PWM 发生器（每个发生器两个输出），每个 PWM 有独立时基和占空比，1.04 ns PWM 分辨率（频率、占空比、死区时间和相位），支持中心对齐、冗余、互补和真正独立输出模式，独立故障和电流限制输入，输出覆盖控制，支持 AC/DC、DC/DC、逆变器、PFC 和照明。高级模拟特性:高速 ADC 模块：12 位，四个专用 SAR ADC 内核和一个共享 SAR ADC 内核，每个 ADC 内核可配置分辨率（最高 12 位），12 位分辨率下每通道最高 3.25 Msps 转换速率，11 至 22 个单端输入，每个模拟通道有专用结果缓冲区，灵活独立的 ADC 触发源，两个数字比较器，两个过采样滤波器以提高分辨率。四个带滞回的轨到轨比较器：每个模拟比较器有专用 12 位数模转换器（DAC），最多两个 DAC 参考输出，最多两个外部参考输入

特性：改进的哈佛架构。 C编译器优化的指令集架构。 灵活的寻址模式。 83条基本指令