ATF1502AS(L)是一款高性能、高密度的复杂可编程逻辑器件（CPLD），采用了成熟的电可擦除技术。它拥有32个逻辑宏单元和多达36个输入，能够轻松集成多个TTL、SSI、MSI、LSI和传统PLD的逻辑。ATF1502AS(L)增强的路由开关矩阵增加了可用门数，提高了引脚锁定设计修改成功的几率。ATF1502AS(L)最多有32个双向I/O引脚和4个专用输入引脚，具体数量取决于所选的器件封装类型。每个专用引脚可作为全局控制信号、寄存器时钟、寄存器复位或输出使能。这些控制信号可在每个宏单元中单独选择使用。32个宏单元中的每一个都会产生一个内部反馈，该反馈会连接到全局总线。每个输入和I/O引脚也会接入全局总线。然后，每个逻辑块中的开关矩阵会从全局总线中选择40个独立信号。每个宏单元还会产生一个反馈逻辑项，连接到区域总线。ATF1502AS(L)宏单元之间的级联逻辑能够快速、高效地生成复杂逻辑功能。ATF1502AS(L)包含4条这样的逻辑链，每条逻辑链最多可创建具有40个乘积项扇入的和项逻辑。ATF1502AS(L)宏单元具有足够的灵活性，能够支持高速运行的高度复杂逻辑功能。宏单元由五个部分组成：乘积项和乘积项选择多路复用器或/异或/级联逻辑触发器输出选择和使能逻辑阵列输入编译器会自动禁用未使用的乘积项，以降低功耗。编程后的安全熔丝可保护ATF1502AS(L)的内容。用户可访问两个字节（16位）的用户签名，用于存储项目名称、部件编号、版本或日期等信息。无论安全熔丝状态如何，都可访问用户签名。ATF1502AS(L)器件是一种在系统可编程（ISP）器件。它使用行业标准的4引脚JTAG接口（IEEE Std. 1149.1），并完全符合JTAG的边界扫描描述语言（BSDL）。ISP允许在不将器件从印刷电路板上移除的情况下进行编程。除了简化制造流程外，ISP还允许通过软件在现场进行设计修改。ATF1502AS(L)提供对所有输入和I/O引脚进行编程的选项，以便使用引脚保持电路。当任何引脚被驱动为高电平或低电平，然后处于浮空状态时，它将保持在之前的高电平或低电平。该电路可防止未使用的输入和I/O线路浮空到中间电压电平，从而避免不必要的功耗和系统噪声。保持电路无需外部上拉电阻，并消除了它们的直流功耗。ATF1502AS(L)具有多种内置的速度和电源管理功能。当没有逻辑转换发生时，ATF1502AS(L)中的电路会自动将器件置于低功耗待机模式。这不仅能在非活动期间降低功耗，还能为大多数运行速度低于50MHz的系统应用按比例节省功耗。此功能可作为设计选项进行选择。为进一步降低功耗，每个ATF1502AS(L)宏单元都具有低功耗位功能。该功能允许对单个宏单元进行配置，以实现最大程度的节能。此功能可作为设计选项进行选择。ATF1502AS(L)还具有可选的掉电模式。在这种模式下，电流降至10mA以下。
Clestek · 电子元器件型号库
海量元器件型号，
快速搜索匹配。
206307 个型号已录入产品库，支持按品类、品牌、封装和型号检索。
按器件类型快速筛选。
是高性能CMOS（电可擦除）复杂可编程逻辑器件（CPLD），采用可靠的电可擦除技术。比大多数其他24引脚可编程逻辑器件强大两倍。增加的乘积项、和项、触发器和输出逻辑配置转化为更多可用门。高速逻辑和均匀可预测的延迟保证了快速的系统内性能
公开页面暂无产品说明。
是高性能、高密度的复杂可编程逻辑器件（CPLD），采用了电可擦除存储技术。拥有64个逻辑宏单元，多达68个输入和I/O，可轻松集成多个TTL、SSI、MSI、LSI和经典PLD的逻辑。增强的路由开关矩阵增加了可用门数和成功进行引脚锁定设计修改的几率。多达64个双向I/O引脚和4个专用输入引脚，每个专用引脚可作为全局控制信号，这些控制信号可在每个宏单元中单独选择使用。64个宏单元产生埋入式反馈到全局总线，输入和I/O引脚也接入全局总线，逻辑块中的开关矩阵从全局总线中选择40个单独信号，每个宏单元还产生一个折返逻辑项到区域总线。宏单元之间的级联逻辑允许快速、高效地生成复杂逻辑函数，包含四个逻辑链，每个逻辑链能够创建扇入多达40个乘积项的和项逻辑
是高性能CMOS（电可擦除）复杂可编程逻辑器件（CPLD），采用可靠的电可擦除技术。比大多数其他24引脚可编程逻辑器件强大两倍。增加的乘积项、和项、触发器和输出逻辑配置转化为更多可用门。高速逻辑和均匀可预测的延迟保证了快速的系统内性能
超低功耗、即时启动、非易失性PLD，有六种密度从256到6864个查找表（LUT）的器件。除了基于LUT的低成本可编程逻辑外，这些器件还具有嵌入式块RAM（EBR）、分布式RAM、用户闪存（UFM）、锁相环（PLL）、预设计源同步I/O支持、包括双启动功能的高级配置支持，以及常用功能的硬化版本，如SPI控制器、I²C控制器和定时器/计数器。这些特性使这些器件可用于低成本、高产量的消费和系统应用。这些器件采用65纳米非易失性低功耗工艺设计。器件架构具有可编程低摆幅差分I/O和动态关闭I/O组、片上PLL和振荡器等特性，有助于管理静态和动态功耗，使该系列所有成员的静态功耗较低。MachXO2器件有两种版本——超低功耗（ZE）和高性能（HC和HE）器件
是高性能、高密度的复杂可编程逻辑器件（CPLD），采用了电可擦除存储技术。拥有64个逻辑宏单元，多达68个输入和I/O，可轻松集成多个TTL、SSI、MSI、LSI和经典PLD的逻辑。增强的路由开关矩阵增加了可用门数和成功进行引脚锁定设计修改的几率。多达64个双向I/O引脚和4个专用输入引脚，每个专用引脚可作为全局控制信号，这些控制信号可在每个宏单元中单独选择使用。64个宏单元产生埋入式反馈到全局总线，输入和I/O引脚也接入全局总线，逻辑块中的开关矩阵从全局总线中选择40个单独信号，每个宏单元还产生一个折返逻辑项到区域总线。宏单元之间的级联逻辑允许快速、高效地生成复杂逻辑函数，包含四个逻辑链，每个逻辑链能够创建扇入多达40个乘积项的和项逻辑
公开页面暂无产品说明。
超低功耗、即时启动、非易失性PLD，有六种密度从256到6864个查找表（LUT）的器件。除了基于LUT的低成本可编程逻辑外，这些器件还具有嵌入式块RAM（EBR）、分布式RAM、用户闪存（UFM）、锁相环（PLL）、预设计源同步I/O支持、包括双启动功能的高级配置支持，以及常用功能的硬化版本，如SPI控制器、I²C控制器和定时器/计数器。这些特性使这些器件可用于低成本、高产量的消费和系统应用。这些器件采用65纳米非易失性低功耗工艺设计。器件架构具有可编程低摆幅差分I/O和动态关闭I/O组、片上PLL和振荡器等特性，有助于管理静态和动态功耗，使该系列所有成员的静态功耗较低。MachXO2器件有两种版本——超低功耗（ZE）和高性能（HC和HE）器件
公开页面暂无产品说明。
超低功耗、即时启动、非易失性PLD，有六种密度从256到6864个查找表（LUT）的器件。除了基于LUT的低成本可编程逻辑外，这些器件还具有嵌入式块RAM（EBR）、分布式RAM、用户闪存（UFM）、锁相环（PLL）、预设计源同步I/O支持、包括双启动功能的高级配置支持，以及常用功能的硬化版本，如SPI控制器、I²C控制器和定时器/计数器。这些特性使这些器件可用于低成本、高产量的消费和系统应用。这些器件采用65纳米非易失性低功耗工艺设计。器件架构具有可编程低摆幅差分I/O和动态关闭I/O组、片上PLL和振荡器等特性，有助于管理静态和动态功耗，使该系列所有成员的静态功耗较低。MachXO2器件有两种版本——超低功耗（ZE）和高性能（HC和HE）器件
公开页面暂无产品说明。
特性：解决方案。 灵活架构。 先进封装。 预设计源同步 I/O。 高性能、灵活 I/O 缓冲器。 灵活片上时钟。 非易失性、多次可编程。 TransFR 重新配置。 增强系统级支持。 低成本迁移路径
公开页面暂无产品说明。
公开页面暂无产品说明。
公开页面暂无产品说明。
现场可编程门阵列 (FPGA) 系列解决了大多数高产量、对成本敏感、I/O 密集型电子应用中的设计挑战。该系列有五个成员，系统门密度从 50,000 到 140 万不等。Spartan-3A FPGA 是扩展 Spartan-3A 系列的一部分，该系列还包括非易失性 Spartan-3AN 和更高密度的 Spartan-3A DSP FPGA。Spartan-3A 系列基于早期 Spartan-3E 和 Spartan-3 FPGA 系列的成功经验
公开页面暂无产品说明。
公开页面暂无产品说明。
超低功耗、即时启动、非易失性PLD，有六种密度从256到6864个查找表（LUT）的器件。除了基于LUT的低成本可编程逻辑外，这些器件还具有嵌入式块RAM（EBR）、分布式RAM、用户闪存（UFM）、锁相环（PLL）、预设计源同步I/O支持、包括双启动功能的高级配置支持，以及常用功能的硬化版本，如SPI控制器、I²C控制器和定时器/计数器。这些特性使这些器件可用于低成本、高产量的消费和系统应用。这些器件采用65纳米非易失性低功耗工艺设计。器件架构具有可编程低摆幅差分I/O和动态关闭I/O组、片上PLL和振荡器等特性，有助于管理静态和动态功耗，使该系列所有成员的静态功耗较低。MachXO2器件有两种版本——超低功耗（ZE）和高性能（HC和HE）器件
把参数交给工程师。
我们可以协助查找停产料替代方案，也可以按功能参数反向选型。