海量元器件型号，
快速搜索匹配。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

可编程类型 EE PLD

系统内可编程（最少 10，000 次编程/擦除循环）

公开页面暂无产品说明。

公开页面暂无产品说明。

是一种高性能的CMOS（电可擦除）可编程逻辑器件（PLD），采用了经过验证的电可擦除闪存技术。提供低至12ns的速度，且待机功耗为零。所有速度范围在工业温度范围的5V±10%和商业范围5V器件的5V±5%内都有规定。提供具有“零”待机功耗（典型值为5μA）的低电压和边缘感应“零”功率CMOS PLD解决方案

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

是高性能、高密度的复杂可编程逻辑器件 (CPLD)，采用电可擦除技术。拥有128个逻辑宏单元和多达100个输入，可轻松集成多个TTL、SSI、MSI、LSI和经典PLD的逻辑。增强型路由开关矩阵增加了可用门数，提高了引脚锁定设计修改成功的几率。根据所选的器件封装类型，最多有96个双向I/O引脚和4个专用输入引脚。每个专用引脚还可作为全局控制信号、寄存器时钟、寄存器复位或输出使能。这些控制信号可在每个宏单元内单独选择使用。128个宏单元中的每一个都会产生一个埋入式反馈，连接到全局总线。每个输入和I/O引脚也会馈入全局总线

公开页面暂无产品说明。

LatticeECP3（经济型增强第三代）系列FPGA器件针对高性能特性进行了优化，如增强的DSP架构、高速SERDES和高速源同步接口，在经济型FPGA结构中实现了这些特性。这种组合通过设备架构的进步和65纳米技术的应用得以实现，使该系列器件适用于大批量、高速度、低成本的应用。LatticeECP3系列扩展了查找表（LUT）容量至149K逻辑单元，并支持多达586个用户I/O。LatticeECP3系列还提供最多320个18 X 18乘法器和广泛的并行I/O标准。LatticeECP3 FPGA结构在设计时考虑到了高性能和低成本。LatticeECP3器件利用可重构的SRAM逻辑技术，提供了诸如基于LUT的逻辑、分布式和嵌入式存储器、锁相环（PLL）、延迟锁定环（DLL）、预工程化的源同步I/O支持、增强的sysDSP切片以及高级配置支持等功能，包括加密和双启动功能。LatticeECP3系列中实现的预工程化源同步逻辑支持广泛接口标准，包括DDR3、XGMII和7:1 LVDS。LatticeECP3系列还具有带专用PCS功能的高速SERDES。高抖动容限和低传输抖动使得SERDES加上PCS模块可以配置以支持一系列流行的数据协议，包括PCI EXpress、SMPTE、以太网（XAUI、GbE和SGMII）以及CPRI。发送预加重和接收均衡设置使SERDES适合于通过各种介质进行传输和接收。LatticeECP3器件还提供了灵活、可靠和安全的配置选项，例如双启动功能、位流加密和TransFR现场升级功能。Lattice Diamond 和 ispLEVER 设计软件允许使用LatticeECP3 FPGA系列高效地实现大型复杂设计。为流行的逻辑综合工具提供了对LatticeECP3的支持库。Diamond和ispLEVER工具利用综合工具输出及布局规划工具中的约束条件来在LatticeECP3器件中放置和布线设计。工具从布线中提取时序信息，并将其反馈到设计中进行时序验证。Lattice为LatticeECP3系列提供了许多预先设计好的IP（知识产权）模块。通过将这些可配置的软核IP作为标准化块使用，设计人员可以专注于其设计的独特方面，从而提高生产效率。