海量元器件型号，
快速搜索匹配。

是一个8位D型透明锁存器，具有三态输出。该器件具有锁存使能 (LE) 和输出使能 (OE) 输入。当 LE 为高电平时，输入的数据进入锁存器。在这种情况下，锁存器是透明的，每次其对应的 D 输入发生变化时，锁存器输出都会改变。当 LE 为低电平时，锁存器存储在 LE 从高到低转换之前的建立时间内输入处存在的信息。OE 上的高电平使输出呈现高阻抗关断状态。OE 输入的操作不影响锁存器的状态。输入包括钳位二极管，这使得可以使用限流电阻将输入连接到超过 VCC 的电压。

SN74LVC1G18 具有三态淘汰输出的二选一同向多路解复用器

公开页面暂无产品说明。

BCD转10进制译码电路

AiP74LVC138是一款3线至8线解码器/多路分配器。它接收三个二进制加权地址输入（A0、A1和A2），在使能时，提供八个相互排斥的输出（Y0至Y7(上划线)），选中时输出为低电平。它有三个使能输入：两个低电平有效（E1和E2）和一个高电平有效（E3）

SN74AHC138 3 线至 8 线解码器/多路信号分离器

AC/ACT138 高速 8 选 1 解码器/多路分配器接收三个二进制加权输入（A₀、A₁、A₂），在使能时，提供八个相互排斥的低电平有效输出（O₀(上划线)至 O₇(上划线)）。AC/ACT138 具有三个使能输入，其中两个为低电平有效（E₁(上划线)、E₂(上划线)），一个为高电平有效（E₃）。除非 E₁(上划线)和 E₂(上划线)为低电平且 E₃ 为高电平，否则所有输出均为高电平

公开页面暂无产品说明。

SN74CBT3257C 具有 –2V 下冲保护的 5V、2:1 (SPDT)、4 通道 FET 总线开关

SN74AHC138 3 线至 8 线解码器/多路信号分离器

公开页面暂无产品说明。

CD74HC138 高速 CMOS 逻辑反向和同向 3 线至 8 线解码器多路信号分离器

MC74HC138A的引脚排列与LS138相同。该器件的输入与标准CMOS输出兼容；通过上拉电阻，也与LSTTL输出兼容。HC138A可将三位地址解码为八路低电平有效输出

MC74HC153 与 LS153 的引脚输出相同。该器件输入兼容标准的 CMOS 输出；带有上拉电阻器，可兼容 LSTTL 输出。地址输入选择每个多工器的四个数据输入中的一个。每个多工器均有一个有效低电平极性控制和非反相输出。HC153 与 HC253 功能类似，具有 3 态输出。

高性能硅门极 MC74VHC4051、MC74VHC4052 和 MC74VHC4053 使用硅门极 CMOS 技术，可实现快速传播延迟、低导通电阻和低关断漏电流。这些模拟多路复用器/信号分离器控制在完整电源范围（从 VCC 到 VEE）内变化的模拟电压。VHC4051、VHC4052 和 VHC4053 与高速 HC4051A、HC4052A 和 HC4053A，以及金属门极 MC14051B、MC14052B 和 MC14053B 的引脚输出完全相同。沟道选择输入通过模拟开关决定将哪个模拟输入/输出联接公共输出/输入。启用引脚为高电平时，所有模拟开关关闭。沟道选择和启用输入与标准 CMOS 输出兼容；带上拉电阻，可兼容 LSTTL 输出。这些器件设计比金属门极 CMOS 模拟开关的导通电阻 (RON) 基于输入电压的线性也更强。

TC74VHC138 是一款采用硅栅 C2MOS 技术制造的先进高速 CMOS 3 线 - 8 线解码器。它能实现与等效双极型肖特基 TTL 类似的高速运行，同时保持 CMOS 的低功耗特性。

MM74HCT138 解码器采用先进的硅门极 CMOS 工艺制造，非常适合用于内存地址解码或数据路由应用。这两种电路都具有高抗扰度和低功耗的特点，通常与 CMOS 电路关联，但其速度可与低功耗的肖特基 TTL 逻辑相媲美。MM74HCT138 有 3 个二进制选择输入（A、B 和 C）。如果启用该器件，这些输入将确定八个正常的高电平输出中哪一个将变为低电平。提供两个有效低电平和一个有效高电平启用（G1、G2A 和 G2B），以简化级联解码器。解码器的输出可驱动 10 个低功率肖特基 TTL 等效负载，其功能和引脚与 74LS138 相同。通过将内部二极管连接到 VCC 和接地，防止所有输入因静电放电受损。MM74HCT 器件适合用作 TTL 和 NMOS 组件与标准 CMOS 器件之间的接口。此类零部件也是 LS-TTL 器件的插件替代品，可用于降低现有设计的功耗。

SN74HCS151-Q1 具有施密特触发输入的汽车类 8:1 多路复用器

SN74HCS237 具有地址锁存器的高速 CMOS 逻辑 3 线至 8 线解码器/多路信号分离器

CD74AC257 具有三态输出的四路双输入同向多路复用器