海量元器件型号，
快速搜索匹配。

公开页面暂无产品说明。

8位可寻址锁存器

是采用硅栅C2MOS技术制造的先进高速CMOS八进制锁存器，具有三态输出。它能实现与等效双极肖特基TTL类似的高速运行，同时保持CMOS的低功耗特性。该8位D型锁存器由锁存使能输入 (LE) 和输出使能输入 (OE) 控制。当OE输入为高电平时，八个输出处于高阻态。输入电压与TTL输出电压兼容。该器件可用作3.3V至5V系统接口的电平转换器。输入保护和输出电路确保在不考虑电源电压的情况下，输入和输出引脚可承受0至5.5V的电压。这种结构可防止因电源和输入/输出电压不匹配（如电池备份、热板插入等）而导致的器件损坏。

是采用硅栅C2MOS技术制造的先进高速CMOS八进制锁存器，具有三态输出。它能实现与等效双极肖特基TTL类似的高速运行，同时保持CMOS的低功耗特性。该8位D型锁存器由锁存使能输入 (LE) 和输出使能输入 (OE) 控制。当OE输入为高电平时，八个输出处于高阻态。输入电压与TTL输出电压兼容。该器件可用作3.3V至5V系统接口的电平转换器。输入保护和输出电路确保在不考虑电源电压的情况下，输入和输出引脚可承受0至5.5V的电压。这种结构可防止因电源和输入/输出电压不匹配（如电池备份、热板插入等）而导致的器件损坏。

MC74HC259A 与 LS259 的引脚输出相同。该器件输入兼容标准的 CMOS 输出；带有上拉电阻器，可兼容 LSTTL 输出。HC259A 具有四种运行模式，如模式选择表中所示。在可寻址锁存模式下，数据输入上的数据将写入已寻址的锁存。已寻址锁存沿用数据输入，所有未寻址锁存保持在之前状态。在内存模式下，所有锁存保持在之前状态，不受数据或地址输入的影响。在 1/8 解码或信号分离模式下，已寻址输出遵循数据输入的状态，所有其他输出为低电平状态。在重置模式下，所有输出为低电平，不受地址和数据输入影响。HC259A 作为可寻址锁存运行时，更改地址的多个位可能会造成瞬变错误地址。因此，应在内存模式下完成此类更改。

公开页面暂无产品说明。

高性能硅门极 CMOS MC74HCT573A 与 LS573 的引脚输出相同。此器件可用作将 TTL 或 NMOS 输出联接到高速 CMOS 输入的电平转换器。此类锁存在锁存启用为高电平时对于数据透明（即输出异步变化）。当锁存启用进入低电平时，符合设置和保持时间要求的数据变为锁存状态。输出启用输入不影响锁存的状态，但当输出启用为高电平时，所有器件输出都被强制为高阻抗状态。因此，即使在输出不启用时也可锁存数据。HCT573A 与 HCT373A 功能相同，但在封装的输出对侧上具有数据输入，简化了 PC 主板布局。

公开页面暂无产品说明。

高性能硅门极 CMOS MC74HCT573A 与 LS573 的引脚输出相同。此器件可用作将 TTL 或 NMOS 输出联接到高速 CMOS 输入的电平转换器。此类锁存在锁存启用为高电平时对于数据透明（即输出异步变化）。当锁存启用进入低电平时，符合设置和保持时间要求的数据变为锁存状态。输出启用输入不影响锁存的状态，但当输出启用为高电平时，所有器件输出都被强制为高阻抗状态。因此，即使在输出不启用时也可锁存数据。HCT573A 与 HCT373A 功能相同，但在封装的输出对侧上具有数据输入，简化了 PC 主板布局。

MC74VHC573 是一款先进的高速 CMOS 八路锁存，带 3 态输出，采用硅门极 CMOS 工艺制造。它实现了与同等双极肖特基 TTL 相似的高运行速度，同时保持了 CMOS 低功耗。此 8 位 D 型锁存由锁存启用和输出启用输入控制。当输出启用输入为高电平时，八个输出会处于高阻抗状态。该内部电路由三级组成，包括一个提供高抗扰性和稳定输出的缓冲输出。输入耐压达 7V，支持 5V 系统到 3V 系统的接口。

SN74AC573 具有三态输出的八路 D 类透明锁存器

LVT573和LVTH573包含八个带有3态输出的闩锁，适合用于总线结构的系统应用。 当锁存使能(LE)为高电平时，锁存器对于数据而言是透明的。 当LE为低电平时，满足输入时序要求的数据被锁存。 当输出使能(OE#)为低电平时，数据显示在总线上。 当OE#为高电平时，总线输出处于高阻抗状态。 LVTH573数据输入包含总线保持功能，无需外部上拉电阻即可保持未用的输入。 这些八通道闩锁设计用于低电压(3.3V) V

MM74HCT373八路D型锁存器和MM74HCT374八路D型触发器采用了先进的硅栅极CMOS技术，可以提供低功耗和宽电源范围的固有优势，但是与LS-TTL输入和输出特性以及引脚分配兼容。 3态输出能够驱动15 LS-TTL负载。 保护所有输入端，以免因内部二极管至V

由八个带三态输出的锁存器组成，适用于总线组织系统应用。当锁存使能 (LE) 为高电平时，触发器对数据呈现透明状态；当 LE 为低电平时，满足建立时间的数据被锁存。当输出使能 (OE(overline)) 为低电平时，数据出现在总线上；当 OE(overline) 为高电平时，总线输出处于高阻抗状态。

包含八个带三态输出缓冲器的 D 型锁存器。当锁存使能 (LE) 输入为高电平时，Dn 输入上的数据进入锁存器。在这种情况下，锁存器是透明的，即每次其 D 输入改变时，锁存器输出都会改变状态。当 LE 为低电平时，锁存器存储在 LE 从高到低转换之前的建立时间内 D 输入上存在的信息。三态缓冲器由输出使能 (OE(overline)) 输入控制。当 OE(overline) 为低电平时，缓冲器启用。当 OE(overline) 为高电平时，缓冲器处于高阻抗模式，但这不会影响将新数据输入到锁存器中。

CD4099B CMOS 8 位可寻址锁存器

SN74ALS573C 具有三态输出的八路 D 类透明锁存器

SN74LVC16646A 具有三态输出的 16 位总线收发器和寄存器

SN74HC563 具有三态输出的八路透明 D 类锁存器

SN74AUC16245 具有三态输出的 16 位总线收发器