海量元器件型号，
快速搜索匹配。

是一款单正沿触发 D 型触发器，具有独立的数据 (D)、时钟 (CP)、置位 (SD) 和复位 (RD) 输入，以及互补的 Q 和 Q 输出。D 输入上满足建立和保持时间要求的数据，将在时钟从低到高转换时存储在触发器中，并出现在 Q 输出端。输入可以由 3.3V 或 5V 器件驱动，此特性允许该器件在混合 3.3V 和 5V 环境中用作转换器。所有输入均具有施密特触发功能，使电路能够容忍较慢的输入上升和下降时间。该器件针对使用 I_OFF 的部分掉电应用进行了全面规范。I_OFF 电路可禁用输出，防止器件掉电时产生潜在的破坏性回流电流。

SN74HC74 具有清零和预设功能的双路 D 类上升沿触发器

74LVC74A 是一款双边沿触发 D 型触发器，具有独立的数据（nD）输入、时钟（nCP）输入、置位（nSD）和复位（nRD）输入，以及互补的 nQ 和 nQ 输出。置位和复位为异步低电平有效输入，其操作独立于时钟输入。在时钟脉冲由低电平向高电平转换时，数据输入上的信息会传输至 nQ 输出端

SN74LVC1G74 具有清零和预设功能的单路上升沿触发 D 型触发器

SN74LVC574A 具有三态输出的八路边沿 D 类触发器

Dual D-type flip-flop with set and reset; positive-edge trigger; TTL enabled

输出电流: 7.8mA MSL: MSL 1 -无限制 SVHC(高度关注物质): No SVHC (20-Jun-2013) 逻辑芯片功能: 上升沿有效八D触发器（三态）

低功耗、低电压单正沿触发 D 型触发器，具有独立数据 (D) 输入、时钟 (CP) 输入、主复位 (MR) 输入和 Q 输出。主复位 (MR) 是异步低电平有效输入，独立于时钟输入工作。数据输入信息在时钟脉冲的低到高转换时传输到 Q 输出。D 输入必须在时钟低到高转换前的一个建立时间内保持稳定，以实现可预测的操作

74AUP1G74是一款单路正边沿触发的D型触发器，具有独立的数据（D）、时钟（CP）、置位（SD）和复位（RD）输入，以及互补的Q和Q（反）输出。在时钟由低电平向高电平转换时，满足建立时间和保持时间要求的D输入数据将被存储在触发器中，并出现在Q输出端。所有输入均采用施密特触发器，使电路能够耐受较慢的输入上升和下降时间

74AHC273、74AHCT273是一款八进制正边沿触发D型触发器。该器件设有时钟（CP）和主复位（MR）输入。在时钟（CP）信号由低电平转换为高电平时，输出Qn将呈现其对应D输入的状态，前提是这些D输入满足建立时间和保持时间的要求

74HC273、74HCT273是一款八进制正边沿触发D型触发器。该器件具有时钟（CP）和主复位（MR）输入。在时钟（CP）由低电平向高电平转换时，若对应Dn输入满足建立时间和保持时间要求，输出Qn将呈现其状态

是一款单正沿触发 D 型触发器，具有独立的数据 (D)、时钟 (CP)、置位 (SD) 和复位 (RD) 输入，以及互补的 Q 和 Q 输出。D 输入上满足建立和保持时间要求的数据，将在时钟从低到高转换时存储在触发器中，并出现在 Q 输出端。输入可以由 3.3V 或 5V 器件驱动，此特性允许该器件在混合 3.3V 和 5V 环境中用作转换器。所有输入均具有施密特触发功能，使电路能够容忍较慢的输入上升和下降时间。该器件针对使用 I_OFF 的部分掉电应用进行了全面规范。I_OFF 电路可禁用输出，防止器件掉电时产生潜在的破坏性回流电流。

74AHC1G79、74AHCT1G79 是单路正边沿触发 D 型触发器。D 输入端的数据在时钟信号由低电平到高电平转换时满足建立时间和保持时间要求，将被存储在触发器中，并出现在 Q 输出端。输入端具备过压容限

HEF4013B-Q100 是一款带置位和复位功能的双 D 型触发器，为正边沿触发。输入包含钳位二极管，这使得可以使用限流电阻将输入连接到高于 VDD 的电压。时钟输入采用施密特触发方式，使电路对较慢的时钟上升和下降时间具有很高的容忍度

SN74HC74 具有清零和预设功能的双路 D 类上升沿触发器

SN74HCT74 具有清零和预设功能的双路 D 类上升沿触发器

SN74HC574 具有三态输出的八路边沿 D 类触发器

74HC273、74HCT273是一款八进制正边沿触发D型触发器。该器件具有时钟（CP）和主复位（MR）输入。在时钟（CP）由低电平向高电平转换时，若对应Dn输入满足建立时间和保持时间要求，输出Qn将呈现其状态

74HC74-Q100、74HCT74-Q100 是双正边沿触发 D 型触发器，具有独立的数据（nD）、时钟（nCP）、置位（nSD）和复位（nRD）输入，以及互补的 nQ 和 nQ 输出。nD 输入的数据在时钟从低到高转换时满足建立时间和保持时间要求，将被存储在触发器中并出现在 nQ 输出端。时钟输入的施密特触发特性使电路对较慢的时钟上升和下降时间具有很高的容忍度

74AHC74、74AHCT74是高速硅栅CMOS器件，引脚与低功耗肖特基TTL（LSTTL）兼容。该器件符合JEDEC标准第7 - A号规范。74AHC74、74AHCT74是双正边沿触发的D型触发器，具有独立的数据输入（D）、时钟输入（CP）、置位输入（SD）和复位输入（RD），还具备互补输出（Q和Q̅）