海量元器件型号，
快速搜索匹配。

MC10EP/100EP52 是一款差分数据、差分时钟 D 触发器。该器件在引脚和功能上与 EL52 器件等效。当时钟为低电平时，数据进入触发器的主级部分，并在时钟正跳变时传输到从级，进而传输到输出端

是一款带施密特触发输入的双反相器。该器件可确保在整个 0.8V 至 3.6V 的 VCC 范围内实现极低的静态和动态功耗。该器件针对使用 IOFF 的部分掉电应用进行了全面规格设计。IOFF 电路可禁用输出。

CD4013 是一款双 D 型触发器，具有独立的直接置位输入（SD）、直接清零输入（CD）、时钟输入（CP）和输出（Q、Q̅）。当 CP 为低电平时，数据被接收，并在时钟信号的上升沿传输至输出端。高电平有效的异步 CD 和 SD 输入相互独立，且优先于 D 或 CP 输入

是一款单正沿触发D型触发器，具有独立的数据（D）、时钟（CP）、置位（SD）和复位（RD）输入，以及互补的Q和Q输出。D输入上满足建立和保持时间要求的数据，在时钟从低到高转换时将被存储在触发器中，并出现在Q输出端。输入可以由3.3V或5V器件驱动，此特性允许该器件在混合3.3V和5V的环境中用作转换器。所有输入的施密特触发动作使电路能够容忍较慢的输入上升和下降时间。该器件针对使用IoFF的部分掉电应用进行了全面规格设计。IoFF电路可禁用输出，防止器件掉电时可能损坏的回流电流。

SN74LVC1G80 单路上升沿触发 D 型触发器

是单正边沿触发 D 型触发器。D 输入处的数据若满足低到高时钟转换时的建立和保持时间要求，将被存储在触发器中，其反相输出将出现在 Q(overline) 输出端。输入可以由 3.3V 或 5V 器件驱动，此特性允许这些器件在混合 3.3V 和 5V 环境中用作转换器。所有输入处的施密特触发器动作使电路能够容忍较慢的输入上升和下降时间。该器件针对使用 I(OFF) 的部分掉电应用进行了全面规定。I(OFF) 电路可禁用输出，防止器件在掉电时产生潜在的破坏性回流电流。该产品符合汽车电子委员会 (AEC) 标准 Q100（1 级），适用于汽车应用。

八进制D型触发器，具有三态输出。采用硅栅C2MOS技术制造，能实现与等效双极肖特基TTL相似的高速运行，同时保持CMOS低功耗特性。该8位D型触发器由时钟输入（CK）和输出使能输入（OE）控制。当OE输入为高电平时，八个输出处于高阻抗状态。输入保护电路确保在不考虑电源电压的情况下，可向输入引脚施加0至5.5V的电压。该器件可用于5V至3V系统和双电源系统（如备用电池）的接口，防止因电源和输入电压不匹配而损坏器件。

CD4013B CMOS 双通道 D 类触发器

74HC273、74HCT273是一款八进制正边沿触发D型触发器。该器件具有时钟（CP）和主复位（MR）输入。在时钟（CP）由低电平向高电平转换时，若对应Dn输入满足建立时间和保持时间要求，输出Qn将呈现其状态

SN74LVC2G74 具有清零和预设功能的单路上升沿触发 D 型触发器

提供单路同相缓冲器，具有开漏输出。器件的输出为开漏输出，可与其他开漏输出连接，以实现低电平有效线或和高电平有效线与功能。

公开页面暂无产品说明。

提供双路同相缓冲器，具有开漏输出。器件的输出为开漏输出，可与其他开漏输出连接，以实现低电平有效线或高电平有效线与功能。

CD4013 是一款采用先进CMOS技术设计的D型触发器。它由两个相同、独立的数据D型触发器组成。每个触发器都有独立的数据、设置、复位和时钟输入以及Q和 Q̅ 输出。两路高电平有效的设置和复位输入端均独立于时钟输入。在时钟脉冲的上升沿期间，D输入端的逻辑电平被输出到Q输出端。这些功能可用于移位寄存器应用，并通过将Q输出连接到数据输入端，用于计数器和切换应用。

CD4013B是一双D触发器，由两个相同的、相互独立的数据型触发器构成，每个触发器有独立的数据、置位(SD)、复位(CD)、时钟输入(CP)和Q及Q(overline)块输出，此器件可用作移位寄存器，且通过将Q输出连接到数据输入，可用作计算器和触发器。在时钟上升沿触发时，加在D输入端的逻辑电平传送到Q输出端。置位和复位与时钟无关，而分别由置位或复位线上的高电平完成。

双 D 触发器 双D触发器由两个相同的、相互独立的数据型触发器构成，每个触发器有独立的数据、置位(SD)、复位(CD)、时钟输入(CP)和Q及Q(overline)块输出，此器件可用作移位寄存器，且通过将Q输出连接到数据输入，可用作计算器和触发器。在时钟上升沿触发时，加在D输入端的逻辑电平传送到Q输出端。置位和复位与时钟无关，而分别由置位或复位线上的高电平完成。

公开页面暂无产品说明。

低功耗、低电压单正沿触发 D 型触发器，具有独立数据 (D) 输入、时钟 (CP) 输入、主复位 (MR) 输入和 Q 输出。主复位 (MR) 是异步低电平有效输入，独立于时钟输入工作。数据输入信息在时钟脉冲的低到高转换时传输到 Q 输出。D 输入必须在时钟低到高转换前的一个建立时间内保持稳定，以实现可预测的操作

带有复位置位的双D型触发器

Octal D-type flip-flop with reset; positive-edge trigger