海量元器件型号，
快速搜索匹配。

74HC273D-HX为上升沿触发D型触发器，带低有效异步清零端（CLR）。工作电压2~6V，低功耗（ICC≤80μA）。含8路单端输出触发器，独立D输入，直接清零。闭锁≤250mA，ESD保护

CD4027是2路边沿触发的JK触发器电路，内置独立的直接置位 （SD）、直接清零（CD）、时钟输入（CP）和输出（Q、Q(overline)）等功能。 时钟（CP） 为低电平时，接收数据。当时钟（CP）出现上升沿时，数据传输到电路的输出端。

SN74LVC1G175 具有异步清零功能的单路 D 型触发器

双 D 型触发器，具有预置和清除功能。采用硅栅 C2MOS 技术制造，实现了与等效双极肖特基 TTL 类似的高速操作，同时保持了 CMOS 的低功耗特性。在 CK 脉冲的正跳变期间，施加到 D 输入的信号电平被传输到 Q 输出。CLR 和 PR 独立于 CK，通过将相应输入设置为低电平来完成操作。输入保护电路确保在不考虑电源电压的情况下，0 至 5.5V 可以施加到输入引脚。该器件可用于 5V 至 3V 系统和双电源系统（如备用电池）的接口，防止因电源和输入电压不匹配而导致器件损坏。

这些器件包含两个独立的 D 型正边沿触发触发器。预置或清零输入端为低电平时，无论其他输入端的电平如何，都会置位或复位输出端。当预置和清零端无效（高电平）时，满足建立时间要求的 D 输入端数据会在时钟脉冲的正边沿传输到输出端

公开页面暂无产品说明。

单正边沿触发D型触发器。D输入的数据在时钟从低到高转换时满足建立和保持时间要求，将被存储在触发器中，其反码将出现在Q输出端。输入可以由3.3V或5V设备驱动，此特性允许这些设备在混合3.3V和5V环境中用作转换器。所有输入的施密特触发器动作使电路能够容忍较慢的输入上升和下降时间。该器件针对使用I_OFF的部分掉电应用进行了全面规定。I_OFF电路可禁用输出，防止器件掉电时通过器件产生潜在的破坏性回流电流。

TC74HC74A是一款采用硅栅C²MOS技术制造的高速CMOS D触发器。它在保持CMOS低功耗特性的同时，能实现与等效LSTTL类似的高速运行。在时钟脉冲的上升沿期间，施加到D输入端的信号电平会传输到Q输出端

SN74LS112A 具有清零和预设功能的双通道 J-K 下降沿触发器

SN74AHC74 具有清零和预设功能的双通道上升沿触发 D 类触发器

SN74HC74-Q1 具有清零和预设功能的汽车类双通道 D 级正边沿触发触发器

SN74HCT374 具有三态输出的八路 D 类边沿触发器

CD74HC73 具有复位功能的高速 CMOS 逻辑双通道下降沿 J-K 触发器

公开页面暂无产品说明。

SN74LVC74A-Q1 汽车类具有清零和预设功能的双通道上升沿 D 级触发器

SN74LS273是一款8位上升沿触发D型触发器。该电路具有时钟(CP)和主复位(MR)输入端。输出端Qn会输出相对应的Dn的状态,满足从低到高时钟(CP)转换的建立和保持时间要求。MR为低电平时，输出变为低电平，与时钟和数据输入无关。输入内置钳位二极管。这样就可以使用限流电阻将输入接口连接到超过Vcc的电压。

74LVC377是一款八进制正边沿触发D型触发器。该器件具有时钟（CP）和数据使能（E）输入。当E为低电平时，输出Qn将呈现其相应D输入的状态，这些D输入需满足时钟（CP）从低到高转换时的建立时间和保持时间要求

SN74LVC112A 具有清零和预设功能的双路下降沿 J-K 触发器

MC74HC112A的引脚排列与LS112相同。该器件的输入与标准CMOS输出兼容；通过上拉电阻，可与LSTTL输出兼容。每个触发器采用负边沿时钟触发，并具有低电平有效的异步置位和复位输入

74LVC1G79 是一款单路正边沿触发 D 型触发器。在时钟信号由低电平向高电平转换时，D 输入端的数据若满足建立时间和保持时间要求，将被存储在触发器中，并出现在 Q 输出端。输入信号可由 3.3 V 或 5 V 器件驱动