海量元器件型号，
快速搜索匹配。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

74LVC2G74 是一款单路正边沿触发的 D 型触发器，具有独立的数据（D）、时钟（CP）、置位（SD）和复位（RD）输入，以及互补的 Q 和 Q(非)输出。在时钟信号从低电平转换为高电平时，D 输入满足建立时间和保持时间要求的数据将被存储在触发器中，并出现在 Q 输出端。输入可由 3.3 V 或 5 V 器件驱动

公开页面暂无产品说明。

HEF4013B-Q100 是一款带置位和复位功能的双 D 型触发器，为正边沿触发。输入包含钳位二极管，这使得可以使用限流电阻将输入连接到高于 VDD 的电压。时钟输入采用施密特触发方式，使电路对较慢的时钟上升和下降时间具有很高的容忍度

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

是一个八进制正边沿触发的 D 型触发器。该器件具有时钟 (CP) 和数据使能 (E) 输入。当 E 为低电平时，输出 Qn 在时钟 (CP) 从低到高转换时呈现其相应 Dn 输入的状态，这些输入需满足建立和保持时间要求。为实现可预测操作，输入 E 必须在时钟从低到高转换前的一个建立时间内保持稳定。输入包含钳位二极管，允许使用限流电阻将输入连接到超过 VCC 的电压。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

LVX74 是一款带异步“清除”和“设置”输入，以及互补 (Q, Q#) 输出的双 D 型触发器。输入的信息被传送至时钟脉冲上升沿的输出。超过“时钟脉冲”输入阈值电压后，“数据”输入被锁定，在“时钟脉冲”输入的下一个上升沿之前，现有的信息无法传送至输出。异步输入：S#D（设置）的低电平输入会将 Q 设置为高电平，C#D （清除）的低电平输入会将 Q 设置为低电平 清除和设置与时钟无关，C#D 和 S#D 上的同时低电平会使得 Q 和 Q# 都为高电平

公开页面暂无产品说明。

SN74HC112 具有清零和预设功能的双通道 J-K 下降沿触发器

SN74AHC273 具有清零功能的八路 D 类触发器

公开页面暂无产品说明。

高性能硅门极 CMOS MC74HC174A 与 LS174 的引脚输出相同。该器件输入兼容标准的 CMOS 输出；带有上拉电阻器，可兼容 LSTTL 输出。此器件由六个 D 型触发器组成，带公共时钟和重置输入。每个触发器在时钟输入的低-高转换时进行加载。重置为异步和有效低电平。

公开页面暂无产品说明。