海量元器件型号，
快速搜索匹配。

公开页面暂无产品说明。

SN74SSQEC32882 符合 JEDEC SSTE32882 标准且具有地址奇偶校验的 28 位至 56 位寄存缓冲器

SN74SSQEB32882 符合 JEDEC SSTE32882 标准且具有地址奇偶校验的 945MHz、28 位至 56 位寄存缓冲器

SN74LVTH182512 具有 18 位通用总线收发器的 3.3V ABT 扫描测试设备

SN74SSTVF16859 具有 SSTL_2 输入和输出的 500MHz、13 位至 26 位寄存缓冲器

SN74SSTVF16859 具有 SSTL_2 输入和输出的 500MHz、13 位至 26 位寄存缓冲器

是一款采用宽电压CMOS工艺制造的四路引脚驱动器和窗口比较器，专为老化测试期间测试（TDBI）应用而设计。该IC将四个可编程驱动器和窗口比较器通道集成到一个小型72引脚QFN封装中。每个通道具有独立的驱动器电平、数据和高阻抗控制。每个接收器有双比较器，提供高低阈值电平

公开页面暂无产品说明。

MC14490 使用互补 MOS 增强模式器件构建而成，用于消除与机械触点接口时导致的过大电平变化。数字触点跳动消除器电路从跳动触点获取输入信号，该输入稳定之后生成一个明确的数字信号四时钟时段。跳动消除器电路将消除触点壳体“合”和“开”上的跳动。MC14490 的运行时钟来自内部 R-C 振荡器，仅需一个外部电容器即可针对所需运行频率（跳动延迟）进行调节。该时钟还可从外部时钟源或另一个 MC14490 的振荡器驱动（参见图 5）。注释： 通电之后，MC14490 的输出将立即进入非确定状态。

公开页面暂无产品说明。

MC100LVEL16 是一款差分接收器。此器件由 3.3 V 电源供电，功能与器件 EL16 相同。与 EL16 同等产品相比，LVEL16 的 VIHCMR 范围更广。与 EL16 相比，LVEL16 的输出转换时间和传播延迟非常适合与 3.3 V 电源的高频电源连接。在开路输入条件下，Q 输入将被下拉至 VEE，而 Qbar 输入将偏向于 VCC / 2。在这种情况下，将强制 Q 输出保持低电平。VBB 引脚作为内部产生的电源，仅可用于该器件。对于单端输入情况，将未使用的差分输入连接至 VBB，作为开关参考电压。VBB 还可重新偏置交流耦合输入。使用时，通过 0.01 F 电容器对 VBB 和 VCC 进行去耦合，并将源或汲电流限制为 0.5 mA。不使用时，VBB 应保持开路。

MC100LVEL16 是一款差分接收器。此器件由 3.3 V 电源供电，功能与器件 EL16 相同。与 EL16 同等产品相比，LVEL16 的 VIHCMR 范围更广。与 EL16 相比，LVEL16 的输出转换时间和传播延迟非常适合与 3.3 V 电源的高频电源连接。在开路输入条件下，Q 输入将被下拉至 VEE，而 Qbar 输入将偏向于 VCC / 2。在这种情况下，将强制 Q 输出保持低电平。VBB 引脚作为内部产生的电源，仅可用于该器件。对于单端输入情况，将未使用的差分输入连接至 VBB，作为开关参考电压。VBB 还可重新偏置交流耦合输入。使用时，通过 0.01 F 电容器对 VBB 和 VCC 进行去耦合，并将源或汲电流限制为 0.5 mA。不使用时，VBB 应保持开路。

MC100LVEL17 是一款 3.3 V ECL，四路差分接收器。此器件功能相当于器件 E116，可基于 -3.3 V 或 +3.3 V 电源运行。在开路输入条件下，Dbar 输入将在 VCC/2 处偏置，D 输入将拉至 VEE。此操作将强制 Q 输出进入低电平，确保稳定性。仅为此器件提供 VBB 引脚，即内部产生的供应电压。对于单端输入的情况，将未使用的差分输入联接至 VBB， 作为开关参考电压。 VBB 还可将 AC 耦合输入重偏置。使用时，通过 0.01 F 电容器对 VBB 和 VCC 进行去耦合，并将源或汲电流限制为 0.5 mA。不使用时， VBB 应保持开路。

公开页面暂无产品说明。

公开页面暂无产品说明。

MC100LVEL16 是一款差分接收器。此器件由 3.3 V 电源供电，功能与器件 EL16 相同。与 EL16 同等产品相比，LVEL16 的 VIHCMR 范围更广。与 EL16 相比，LVEL16 的输出转换时间和传播延迟非常适合与 3.3 V 电源的高频电源连接。在开路输入条件下，Q 输入将被下拉至 VEE，而 Qbar 输入将偏向于 VCC / 2。在这种情况下，将强制 Q 输出保持低电平。VBB 引脚作为内部产生的电源，仅可用于该器件。对于单端输入情况，将未使用的差分输入连接至 VBB，作为开关参考电压。VBB 还可重新偏置交流耦合输入。使用时，通过 0.01 F 电容器对 VBB 和 VCC 进行去耦合，并将源或汲电流限制为 0.5 mA。不使用时，VBB 应保持开路。

MC100LVEL16 是一款差分接收器。此器件由 3.3 V 电源供电，功能与器件 EL16 相同。与 EL16 同等产品相比，LVEL16 的 VIHCMR 范围更广。与 EL16 相比，LVEL16 的输出转换时间和传播延迟非常适合与 3.3 V 电源的高频电源连接。在开路输入条件下，Q 输入将被下拉至 VEE，而 Qbar 输入将偏向于 VCC / 2。在这种情况下，将强制 Q 输出保持低电平。VBB 引脚作为内部产生的电源，仅可用于该器件。对于单端输入情况，将未使用的差分输入连接至 VBB，作为开关参考电压。VBB 还可重新偏置交流耦合输入。使用时，通过 0.01 F 电容器对 VBB 和 VCC 进行去耦合，并将源或汲电流限制为 0.5 mA。不使用时，VBB 应保持开路。

公开页面暂无产品说明。

MC14490 使用互补 MOS 增强模式器件构建而成，用于消除与机械触点接口时导致的过大电平变化。数字触点跳动消除器电路从跳动触点获取输入信号，该输入稳定之后生成一个明确的数字信号四时钟时段。跳动消除器电路将消除触点壳体“合”和“开”上的跳动。MC14490 的运行时钟来自内部 R-C 振荡器，仅需一个外部电容器即可针对所需运行频率（跳动延迟）进行调节。该时钟还可从外部时钟源或另一个 MC14490 的振荡器驱动（参见图 5）。注释： 通电之后，MC14490 的输出将立即进入非确定状态。

NB4N316M 是一款差分时钟或数据接收器，接受 AnyLevel 输入信号： LVPECL、CML、LVCMOS、LVTTL 或 LVDS。这些信号将转换为 CML，运行最高分别可达 2.0 GHz 或 2.5 Gb/s。因此，NB4N316M 适用于 SONET、GigE、光纤信道、背面电极和其他时钟或数据分发应用。CML 输出是 16 mA 开路集极，需要电阻负载路径指向 VTT 端接电压。通电时，开路集极 CML 输出必须端接至 VTT。当接收器载有联接至 1.8 V、2.5 V 或 3.3 V 电源的 50 Ω 或 25 Ω 负载时，差分输出会产生电流模式逻辑 (CML) 兼容电平。这样一来，便无需耦合电容器，从而简化了器件接口。NB4N316M 具有约 25mV 的输入阈值，提供更高抗扰性和稳定性。该器件采用小型 8 引脚 TSSOP 封装（兼容 MSOP-8）。