海量元器件型号，
快速搜索匹配。

Lattice的高性能ispMACH 4000系列提供了一种SuperFAST CPLD解决方案。该系列融合了Lattice最受欢迎的两种架构：ispL和ispMACH 4A。保留了这两种架构的最佳特性，ispMACH 4000架构专注于重大创新，以结合最高性能与低功耗于一个灵活的CPLD系列中。ispMACH 4000结合了高速度和低功耗，并具有设计所需灵活性。凭借其强大的全局路由池和输出路由池，该系列提供了出色的首次适配性、时序可预测性、布线、引脚保持以及密度迁移能力。ispMACH 4000系列提供了从32到512个宏单元的不同密度选择。在薄型四方扁平封装（TQFP）、芯片级BGA（csBGA）和细间距薄BGA（ftBGA）封装中，有多种密度-输入/输出组合，引脚/球数范围从44到256。表1显示了宏单元、封装和I/O选项以及其他关键参数。ispMACH 4000系列增强了系统集成能力。它支持3.3V（4000V）、2.5V（4000B）和1.8V（4000C/Z）供电电压及3.3V、2.5V和1.8V接口电压。此外，当I/O库配置为3.3V操作时，输入可以安全地驱动至5.5V，使得该系列具备5V耐受性。ispMACH 4000还提供了增强的I/O功能，如斜率控制、PCI兼容性、总线保持锁存器、上拉电阻、下拉电阻、开漏输出和热插拔功能。ispMACH 4000系列成员可通过IEEE标准1532接口进行3.3V/2.5V/1.8V的在线编程。IEEE标准1149.1边界扫描测试能力也允许产品在自动化测试设备上进行测试。1532接口信号TCK、TMS、TDI和TDO参考VCC（逻辑核心）。

FPGA设备面向高产量、对成本敏感的应用，使系统设计人员能够在降低成本的同时满足不断提高的性能要求。基于SRAM的FPGA设备，其低成本和优化的功能集使其成为汽车、消费、通信、视频处理、测试和测量等众多终端市场解决方案的理想选择。可为高产量、低功耗和对成本敏感的应用提供理想解决方案。

定位低成本、低功耗可编程市场。无需外部配置器件、低密度逻辑容量、丰富的存储器、高速I/O接口速率等特性，使得该FPGA非常适用于高速接口扩展与转换，高速总线扩展，高速存储器控制等应用场景。提供丰富的设计工具帮助用户有效地实现复杂设计。业界领先的综合和布局布线工具，为用户设计高质量产品提供有力保障。

超低功耗、即时启动、非易失性PLD，有六种密度从256到6864个查找表（LUT）的器件。除了基于LUT的低成本可编程逻辑外，这些器件还具有嵌入式块RAM（EBR）、分布式RAM、用户闪存（UFM）、锁相环（PLL）、预设计源同步I/O支持、包括双启动功能的高级配置支持，以及常用功能的硬化版本，如SPI控制器、I²C控制器和定时器/计数器。这些特性使这些器件可用于低成本、高产量的消费和系统应用。这些器件采用65纳米非易失性低功耗工艺设计。器件架构具有可编程低摆幅差分I/O和动态关闭I/O组、片上PLL和振荡器等特性，有助于管理静态和动态功耗，使该系列所有成员的静态功耗较低。MachXO2器件有两种版本——超低功耗（ZE）和高性能（HC和HE）器件

公开页面暂无产品说明。

超低功耗、非易失性FPGA系列有五款器件，密度范围从384到7680查找表（LUT）。除了基于LUT的低成本可编程逻辑外，这些器件还具有嵌入式块RAM（EBR）、非易失性配置存储器（NVCM）和锁相环（PLL）。这些特性使器件可用于低成本、大批量的消费和系统应用。部分封装提供高电流驱动器，非常适合驱动三个白色LED或一个RGB LED。这些器件采用40nm CMOS低功耗工艺制造。器件架构具有可编程低摆幅差分I/O和动态关闭片上PLL等特性

公开页面暂无产品说明。

MAX II系列即时启动、非易失性CPLD基于0.18微米、6层金属闪存工艺，逻辑单元(LE)密度从240到2210（等效宏单元从128到2210），并具有8Kbits的非易失性存储。与其它CPLD架构相比，MAX II器件提供了高I/O数量、快速性能和可靠的适配。具备MultiVolt核心、用户闪存(UFM)块和增强型在系统编程(ISP)，MAX II器件旨在降低成本和功耗，同时为总线桥接、I/O扩展、上电复位(POR)和时序控制以及设备配置控制等应用提供可编程解决方案。MAX II CPLD具有以下特点：- 低成本、低功耗CPLD- 即时启动、非易失性架构- 待机电流低至29微安- 提供快速传播延迟和时钟到输出时间- 提供四个全局时钟，每个逻辑阵列块(LAB)有两个可用时钟- 高达8Kbits的UFM块用于非易失性存储- MultiVolt核心允许外部供电电压为3.3V/2.5V或1.8V- MultiVolt I/O接口支持3.3V、2.5V、1.8V和1.5V逻辑电平- 包括可编程转换率、驱动强度、总线保持和可编程上拉电阻的总线友好架构- 施密特触发器实现噪声容限输入（每引脚可编程）I/O完全符合外设部件互连特别兴趣小组(PCI SIG) PCI局部总线规范第2.2版，适用于66MHz下的3.3V操作- 支持热插拔- 内置联合测试行动组(JTAG)边界扫描测试(BST)电路，符合IEEE Std. 1149.1-1990标准；ISP电路符合IEEE Std. 1532标准

FPGA针对低成本和低静态功耗进行了优化，非常适合高产量和对成本敏感的应用。提供高密度的可编程门、板载资源和通用I/O，满足I/O扩展和芯片到芯片接口的要求。其架构适用于许多市场领域的智能和连接终端应用。

基于MAX架构的低成本、高性能设备。采用先进的CMOS技术制造，基于EEPROM的设备工作电源电压为3.3V，提供600至10,000个可用门电路、在系统可编程（ISP）、引脚到引脚延迟最快可达0.5ns，计数器速度高达227.3MHz。4、-5、-6、-7和-10速度等级的设备符合PCI特别兴趣小组（PCI SIG）PCI本地总线规范2.2版的时序要求。MAX 3000A架构支持100%晶体管到晶体管逻辑（TTL）仿真以及高密度小规模集成（SSI）、中规模集成（MSI）和大规模集成（LSI）逻辑功能

MachXO 系列描述MachXO 系列针对传统上由CPLD和低容量FPGA处理的应用需求进行了优化，如胶合逻辑、总线桥接、总线接口、上电控制和控制逻辑。这些器件在单芯片上结合了CPLD和FPGA的最佳特性，使用查找表（LUT）和嵌入式块存储器提供灵活高效的逻辑实现。通过非易失性技术，这些器件提供了单芯片、高安全性、即时启动的能力。先进的工艺技术和精心设计确保了高引脚到引脚的性能。主要特性包括： 非易失性，无限可重配置 ：微秒级上电启动，无需外部配置存储器，卓越的设计安全性，毫秒级基于SRAM的逻辑重配置，并支持非易失性存储器的后台编程。 睡眠模式 ：允许静态电流减少100倍。 TransFR 重配置 (TFR) ：系统运行时进行现场逻辑更新。 高I/O与逻辑密度 ：范围从256到2280个LUT4s，73到271个I/O，以及广泛的封装选项。支持密度迁移，且封装符合无铅/RoHS标准。 嵌入式块RAM ：高达27.6 Kbits sysMEM 嵌入式块RAM和高达7.7 Kbits分布式RAM，配备专用FIFO控制逻辑。 灵活的I/O缓冲区 ：可编程sysIO 缓冲区支持多种接口，包括LVCMOS 3.3/2.5/1.8/1.5/1.2, LVTTL, PCI, LVDS, Bus-LVDS, LVPECL, 和 RSDS。 sysCLOCK PLLs ：每个器件最多两个模拟PLL，支持时钟乘法、除法和相移。 IEEE 标准1149.1 边界扫描 和 IEEE 1532兼容的系统内编程 。 板载振荡器 及支持3.3V, 2.5V, 1.8V 或 1.2V 电源操作。MachXO 架构包括一个被可编程I/O (PIO) 包围的逻辑块阵列，某些器件还具有sysCLOCK PLLs和sysMEM 嵌入式块RAM (EBRs)。逻辑块以二维网格排列，EBR块位于逻辑阵列左侧的一列中。PIO单元位于器件边缘，分为多个Bank，并利用称为sysIO接口的灵活I/O缓冲区支持各种接口标准。MachXO 器件的核心由PFU和PFF块组成，这些块可以编程执行逻辑、算术、分布式RAM和分布式ROM功能。每个PFU块包含四个相互连接的Slice，每个Slice有53个输入和25个输出。Slice可以在四种模式下工作：逻辑、波纹、RAM和ROM，从而构建各种逻辑和存储功能。MachXO 器件中的路由资源包括切换电路、缓冲器和金属互连段，PFU之间的连接使用X1, X2, 和 X6 路由资源。所有PFU可用的全局信号包括主次时钟，这些时钟由16:1多路复用器生成。MachXO1200和MachXO2280器件提供PLL支持，能够使用输入、反馈、后标量和次级时钟分频器合成时钟频率。这些器件中的sysMEM EBR可以实现单端口、双端口、伪双端口或FIFO存储器，具有多种深度和宽度。EBR存储器支持三种写行为：正常、写通和读前写。MachXO 器件中的PIO单元被组装成组，在较大的器件中具有增强的I/O能力，包括差分接收器和LVDS发送/接收对。sysIO缓冲区允许用户实现多种标准，包括LVCMOS, TTL, BLVDS, LVDS, 和 LVPECL。

公开页面暂无产品说明。

是一款3.3V CPLD，适用于前沿通信和计算系统中的高性能、低电压应用。它由四个54V18功能块组成，提供1600个可用门，传播延迟为5 ns。

公开页面暂无产品说明。

是一款高性能、高密度的复杂可编程逻辑器件（CPLD），采用成熟的电可擦除技术。拥有128个逻辑宏单元和多达100个输入，可轻松集成多个TTL、SSI、MSI、LSI和经典PLD的逻辑。增强的路由开关矩阵增加了可用门数，并提高了引脚锁定设计修改成功的几率。根据所选的器件封装类型，最多有96个双向I/O引脚和4个专用输入引脚。每个专用引脚还可作为全局控制信号、寄存器时钟、寄存器复位或输出使能。这些控制信号可在每个宏单元内单独选择使用

单芯片、非易失性低成本可编程逻辑器件 (PLD)，用于集成最佳系统组件集合。亮点包括内部存储的双配置闪存、用户闪存、即时启动支持、集成模数转换器 (ADC)、单芯片 Nios II 软核处理器支持。是系统管理、I/O 扩展、通信控制平面、工业、汽车和消费应用的理想解决方案。

超低功耗、即时启动、非易失性PLD，有六种密度从256到6864个查找表（LUT）的器件。除了基于LUT的低成本可编程逻辑外，这些器件还具有嵌入式块RAM（EBR）、分布式RAM、用户闪存（UFM）、锁相环（PLL）、预设计源同步I/O支持、包括双启动功能的高级配置支持，以及常用功能的硬化版本，如SPI控制器、I²C控制器和定时器/计数器。这些特性使这些器件可用于低成本、高产量的消费和系统应用。这些器件采用65纳米非易失性低功耗工艺设计。器件架构具有可编程低摆幅差分I/O和动态关闭I/O组、片上PLL和振荡器等特性，有助于管理静态和动态功耗，使该系列所有成员的静态功耗较低。MachXO2器件有两种版本——超低功耗（ZE）和高性能（HC和HE）器件

公开页面暂无产品说明。

Spartan-6系列为高容量应用提供领先的系统集成能力，成本最低。该系列有十三个成员，逻辑单元密度从3,840到147,443不等，功耗仅为上一代Spartan系列的一半，且连接速度更快、更全面。它基于成熟的45nm低功耗铜制程技术，实现了成本、功耗和性能的最佳平衡。Spartan-6系列提供了一种新型、更高效的双寄存器6输入查找表（LUT）逻辑，以及丰富的内置系统级模块，包括18Kb（2 x 9Kb）块RAM、第二代DSP48A1切片、SDRAM内存控制器、增强型混合模式时钟管理块、SelectIO™技术、功率优化的高速串行收发器块、PCI Express兼容端点块、先进的系统级电源管理模式、自动检测配置选项，以及通过AES和设备DNA保护增强的IP安全性

公开页面暂无产品说明。