海量元器件型号，
快速搜索匹配。

公开页面暂无产品说明。

公开页面暂无产品说明。

超低功耗、即时启动、非易失性PLD，有六种密度从256到6864个查找表（LUT）的器件。除了基于LUT的低成本可编程逻辑外，这些器件还具有嵌入式块RAM（EBR）、分布式RAM、用户闪存（UFM）、锁相环（PLL）、预设计源同步I/O支持、包括双启动功能的高级配置支持，以及常用功能的硬化版本，如SPI控制器、I²C控制器和定时器/计数器。这些特性使这些器件可用于低成本、高产量的消费和系统应用。这些器件采用65纳米非易失性低功耗工艺设计。器件架构具有可编程低摆幅差分I/O和动态关闭I/O组、片上PLL和振荡器等特性，有助于管理静态和动态功耗，使该系列所有成员的静态功耗较低。MachXO2器件有两种版本——超低功耗（ZE）和高性能（HC和HE）器件

公开页面暂无产品说明。

高性能的ispMACH 4000系列提供了SuperFAST CPLD解决方案。该系列融合了两种流行架构：ispLSI 2000和ispMACH 4A。ispMACH 4000架构结合了高性能和低功耗。ispMACH 4000将高速、低功耗与设计灵活性相结合。凭借强大的全局路由池和输出路由池，该系列可实现良好的首次适配、时序可预测性、路由、引脚输出保留和密度迁移。ispMACH 4000系列提供32至512个宏单元的密度范围

超低功耗、即时启动、非易失性PLD，有六种密度从256到6864个查找表（LUT）的器件。除了基于LUT的低成本可编程逻辑外，这些器件还具有嵌入式块RAM（EBR）、分布式RAM、用户闪存（UFM）、锁相环（PLL）、预设计源同步I/O支持、包括双启动功能的高级配置支持，以及常用功能的硬化版本，如SPI控制器、I²C控制器和定时器/计数器。这些特性使这些器件可用于低成本、高产量的消费和系统应用。这些器件采用65纳米非易失性低功耗工艺设计。器件架构具有可编程低摆幅差分I/O和动态关闭I/O组、片上PLL和振荡器等特性，有助于管理静态和动态功耗，使该系列所有成员的静态功耗较低。MachXO2器件有两种版本——超低功耗（ZE）和高性能（HC和HE）器件

超低功耗、即时启动、非易失性PLD，有六种密度从256到6864个查找表（LUT）的器件。除了基于LUT的低成本可编程逻辑外，这些器件还具有嵌入式块RAM（EBR）、分布式RAM、用户闪存（UFM）、锁相环（PLL）、预设计源同步I/O支持、包括双启动功能的高级配置支持，以及常用功能的硬化版本，如SPI控制器、I²C控制器和定时器/计数器。这些特性使这些器件可用于低成本、高产量的消费和系统应用。这些器件采用65纳米非易失性低功耗工艺设计。器件架构具有可编程低摆幅差分I/O和动态关闭I/O组、片上PLL和振荡器等特性，有助于管理静态和动态功耗，使该系列所有成员的静态功耗较低。MachXO2器件有两种版本——超低功耗（ZE）和高性能（HC和HE）器件

该产品专为高性能和低功耗应用而设计，可为高端通信设备节省电力，为电池供电设备提供高速性能。由于低功耗待机和动态运行，提高了整个系统的可靠性。该设备由十六个功能块组成，通过低功耗高级互连矩阵 (AIM) 互连。AIM 为每个功能块提供 40 个真输入和互补输入。功能块由一个 40×56 的 P 项可编程逻辑阵列 和 16 个宏单元组成，宏单元包含许多配置位，允许进行组合或寄存器操作模式。此外，这些寄存器可以全局复位或预置，并配置为 D 或 T 触发器或 D 锁存器

LatticeECP3（经济型增强第三代）系列FPGA器件针对高性能特性进行了优化，如增强的DSP架构、高速SERDES和高速源同步接口，在经济型FPGA结构中实现了这些特性。这种组合通过设备架构的进步和65纳米技术的应用得以实现，使该系列器件适用于大批量、高速度、低成本的应用。LatticeECP3系列扩展了查找表（LUT）容量至149K逻辑单元，并支持多达586个用户I/O。LatticeECP3系列还提供最多320个18 X 18乘法器和广泛的并行I/O标准。LatticeECP3 FPGA结构在设计时考虑到了高性能和低成本。LatticeECP3器件利用可重构的SRAM逻辑技术，提供了诸如基于LUT的逻辑、分布式和嵌入式存储器、锁相环（PLL）、延迟锁定环（DLL）、预工程化的源同步I/O支持、增强的sysDSP切片以及高级配置支持等功能，包括加密和双启动功能。LatticeECP3系列中实现的预工程化源同步逻辑支持广泛接口标准，包括DDR3、XGMII和7:1 LVDS。LatticeECP3系列还具有带专用PCS功能的高速SERDES。高抖动容限和低传输抖动使得SERDES加上PCS模块可以配置以支持一系列流行的数据协议，包括PCI EXpress、SMPTE、以太网（XAUI、GbE和SGMII）以及CPRI。发送预加重和接收均衡设置使SERDES适合于通过各种介质进行传输和接收。LatticeECP3器件还提供了灵活、可靠和安全的配置选项，例如双启动功能、位流加密和TransFR现场升级功能。Lattice Diamond 和 ispLEVER 设计软件允许使用LatticeECP3 FPGA系列高效地实现大型复杂设计。为流行的逻辑综合工具提供了对LatticeECP3的支持库。Diamond和ispLEVER工具利用综合工具输出及布局规划工具中的约束条件来在LatticeECP3器件中放置和布线设计。工具从布线中提取时序信息，并将其反馈到设计中进行时序验证。Lattice为LatticeECP3系列提供了许多预先设计好的IP（知识产权）模块。通过将这些可配置的软核IP作为标准化块使用，设计人员可以专注于其设计的独特方面，从而提高生产效率。

超低功耗、即时启动、非易失性PLD，有六种密度从256到6864个查找表（LUT）的器件。除了基于LUT的低成本可编程逻辑外，这些器件还具有嵌入式块RAM（EBR）、分布式RAM、用户闪存（UFM）、锁相环（PLL）、预设计源同步I/O支持、包括双启动功能的高级配置支持，以及常用功能的硬化版本，如SPI控制器、I²C控制器和定时器/计数器。这些特性使这些器件可用于低成本、高产量的消费和系统应用。这些器件采用65纳米非易失性低功耗工艺设计。器件架构具有可编程低摆幅差分I/O和动态关闭I/O组、片上PLL和振荡器等特性，有助于管理静态和动态功耗，使该系列所有成员的静态功耗较低。MachXO2器件有两种版本——超低功耗（ZE）和高性能（HC和HE）器件

公开页面暂无产品说明。

FPGA针对低成本和低静态功耗进行了优化，非常适合高产量和对成本敏感的应用。提供高密度的可编程门、板载资源和通用I/O，满足I/O扩展和芯片到芯片接口的要求。其架构适用于许多市场领域的智能和连接终端应用。

公开页面暂无产品说明。

Spartan -7 FPGAs有 -2、 -1和 -1L速度等级,其中 -2具有最高性能。Spartan -7 FPGAs主要在1.0V核心电压下运行。 -1L器件经过筛选,具有较低的最大静态功率,与 -1器件相比,可在较低的核心电压下运行以降低动态功率。 -1L器件仅在VCCINT = VCCBRAM = 0.95V下运行,并且具有与 -1速度等级相同的速度规格

公开页面暂无产品说明。

Lattice的高性能ispMACH 4000系列提供了一种SuperFAST CPLD解决方案。该系列融合了Lattice最受欢迎的两种架构：ispL和ispMACH 4A。保留了这两种架构的最佳特性，ispMACH 4000架构专注于重大创新，以结合最高性能与低功耗于一个灵活的CPLD系列中。ispMACH 4000结合了高速度和低功耗，并具有设计所需灵活性。凭借其强大的全局路由池和输出路由池，该系列提供了出色的首次适配性、时序可预测性、布线、引脚保持以及密度迁移能力。ispMACH 4000系列提供了从32到512个宏单元的不同密度选择。在薄型四方扁平封装（TQFP）、芯片级BGA（csBGA）和细间距薄BGA（ftBGA）封装中，有多种密度-输入/输出组合，引脚/球数范围从44到256。表1显示了宏单元、封装和I/O选项以及其他关键参数。ispMACH 4000系列增强了系统集成能力。它支持3.3V（4000V）、2.5V（4000B）和1.8V（4000C/Z）供电电压及3.3V、2.5V和1.8V接口电压。此外，当I/O库配置为3.3V操作时，输入可以安全地驱动至5.5V，使得该系列具备5V耐受性。ispMACH 4000还提供了增强的I/O功能，如斜率控制、PCI兼容性、总线保持锁存器、上拉电阻、下拉电阻、开漏输出和热插拔功能。ispMACH 4000系列成员可通过IEEE标准1532接口进行3.3V/2.5V/1.8V的在线编程。IEEE标准1149.1边界扫描测试能力也允许产品在自动化测试设备上进行测试。1532接口信号TCK、TMS、TDI和TDO参考VCC（逻辑核心）。

公开页面暂无产品说明。

第三代闪存FPGA，性能、密度和功能超越前代。非易失性闪存技术使其成为安全、低功耗、即时启动的单芯片解决方案，可重新编程，以ASIC级单位成本实现快速上市。提供1 kbit片上可重新编程非易失性FlashROM存储和基于集成锁相环（PLL）的时钟调节电路。A3P030器件无PLL或RAM支持。拥有高达100万个系统门，支持高达144 kbit的真双端口SRAM和多达300个用户I/O。支持ARM Cortex-M1处理器，支持ARM的器件不支持AES解密。

公开页面暂无产品说明。

公开页面暂无产品说明。