海量元器件型号，
快速搜索匹配。

公开页面暂无产品说明。

高性能硅门极 CMOS MC74HCT573A 与 LS573 的引脚输出相同。此器件可用作将 TTL 或 NMOS 输出联接到高速 CMOS 输入的电平转换器。此类锁存在锁存启用为高电平时对于数据透明（即输出异步变化）。当锁存启用进入低电平时，符合设置和保持时间要求的数据变为锁存状态。输出启用输入不影响锁存的状态，但当输出启用为高电平时，所有器件输出都被强制为高阻抗状态。因此，即使在输出不启用时也可锁存数据。HCT573A 与 HCT373A 功能相同，但在封装的输出对侧上具有数据输入，简化了 PC 主板布局。

公开页面暂无产品说明。

高性能硅门极 CMOS MC74HCT573A 与 LS573 的引脚输出相同。此器件可用作将 TTL 或 NMOS 输出联接到高速 CMOS 输入的电平转换器。此类锁存在锁存启用为高电平时对于数据透明（即输出异步变化）。当锁存启用进入低电平时，符合设置和保持时间要求的数据变为锁存状态。输出启用输入不影响锁存的状态，但当输出启用为高电平时，所有器件输出都被强制为高阻抗状态。因此，即使在输出不启用时也可锁存数据。HCT573A 与 HCT373A 功能相同，但在封装的输出对侧上具有数据输入，简化了 PC 主板布局。

MC74VHC573 是一款先进的高速 CMOS 八路锁存，带 3 态输出，采用硅门极 CMOS 工艺制造。它实现了与同等双极肖特基 TTL 相似的高运行速度，同时保持了 CMOS 低功耗。此 8 位 D 型锁存由锁存启用和输出启用输入控制。当输出启用输入为高电平时，八个输出会处于高阻抗状态。该内部电路由三级组成，包括一个提供高抗扰性和稳定输出的缓冲输出。输入耐压达 7V，支持 5V 系统到 3V 系统的接口。

SN74AC573 具有三态输出的八路 D 类透明锁存器

LVT573和LVTH573包含八个带有3态输出的闩锁，适合用于总线结构的系统应用。 当锁存使能(LE)为高电平时，锁存器对于数据而言是透明的。 当LE为低电平时，满足输入时序要求的数据被锁存。 当输出使能(OE#)为低电平时，数据显示在总线上。 当OE#为高电平时，总线输出处于高阻抗状态。 LVTH573数据输入包含总线保持功能，无需外部上拉电阻即可保持未用的输入。 这些八通道闩锁设计用于低电压(3.3V) V

MM74HCT373八路D型锁存器和MM74HCT374八路D型触发器采用了先进的硅栅极CMOS技术，可以提供低功耗和宽电源范围的固有优势，但是与LS-TTL输入和输出特性以及引脚分配兼容。 3态输出能够驱动15 LS-TTL负载。 保护所有输入端，以免因内部二极管至V

由八个带三态输出的锁存器组成，适用于总线组织系统应用。当锁存使能 (LE) 为高电平时，触发器对数据呈现透明状态；当 LE 为低电平时，满足建立时间的数据被锁存。当输出使能 (OE(overline)) 为低电平时，数据出现在总线上；当 OE(overline) 为高电平时，总线输出处于高阻抗状态。

包含八个带三态输出缓冲器的 D 型锁存器。当锁存使能 (LE) 输入为高电平时，Dn 输入上的数据进入锁存器。在这种情况下，锁存器是透明的，即每次其 D 输入改变时，锁存器输出都会改变状态。当 LE 为低电平时，锁存器存储在 LE 从高到低转换之前的建立时间内 D 输入上存在的信息。三态缓冲器由输出使能 (OE(overline)) 输入控制。当 OE(overline) 为低电平时，缓冲器启用。当 OE(overline) 为高电平时，缓冲器处于高阻抗模式，但这不会影响将新数据输入到锁存器中。

CD4099B CMOS 8 位可寻址锁存器

SN74ALS573C 具有三态输出的八路 D 类透明锁存器

SN74LVC16646A 具有三态输出的 16 位总线收发器和寄存器

SN74HC563 具有三态输出的八路透明 D 类锁存器

SN74AUC16245 具有三态输出的 16 位总线收发器

SN74ABT16373A-EP 具有三态输出的 16 位 D 级透明锁存器（增强型产品）

AiP74HC/HCT573是一个带三态输出的8位D型锁存器。该器件具有锁存使能（LE）和输出使能（OE）。当LE为高电平时，输入端的数据进入锁存器中。在这种情况下，锁存器是透明的，每次其相应的D输入更改时，锁存器输出都会更改。当LE为低电平时，锁存器存储LE下降沿前一个建立时间的输入端信息。OE上的高电平使输出呈现高阻态。OE输入的运行不会影响锁存器的状态。输入内置钳位二极管。这样就可以使用限流电阻将输入接口连接到超过Vcc的电压。

AiP74HC/HCT573是一个带三态输出的8位D型锁存器。该器件具有锁存使能（LE）和输出使能（OE）。当LE为高电平时，输入端的数据进入锁存器中。在这种情况下，锁存器是透明的，每次其相应的D输入更改时，锁存器输出都会更改。当LE为低电平时，锁存器存储LE下降沿前一个建立时间的输入端信息。OE上的高电平使输出呈现高阻态。OE输入的运行不会影响锁存器的状态。输入内置钳位二极管。这样就可以使用限流电阻将输入接口连接到超过Vcc的电压。

是由四个或八个CMOS数据锁存器、每个锁存器的双极达林顿晶体管驱动器以及用于通用清除、选通和输出使能功能的CMOS控制电路组成的高压、大电流集成电路。双极/MOS组合提供了极低功耗的锁存器，具有最大的接口灵活性。数据输入速率有很大提高。在5V电源下，通常工作频率高于5MHz；在12V电源下，可获得更高的速度

是一个带有三态输出的八进制 D 型透明锁存器。该器件具有锁存使能 (LE) 和输出使能 (OE) 输入。当 LE 为高电平时，输入的数据进入锁存器。在这种情况下，锁存器是透明的，锁存器输出将在其对应的 D 输入每次改变时改变。当 LE 为低电平时，锁存器存储在 LE 从高到低转换之前的建立时间内输入处存在的信息。OE 上的高电平使输出呈现高阻抗关断状态。OE 输入的操作不影响锁存器的状态。输入包括钳位二极管。这使得可以使用限流电阻将输入连接到超过 VCC 的电压。