海量元器件型号，
快速搜索匹配。

MM74HCT573 八路 D 型锁存和 MM74HCT574 八路 D 型触发器采用先进的硅门极 CMOS 技术制造，具有低功耗、电源范围宽的内在优势，同时具有 LS-TTL 输入和输出特性，并实现引脚输出兼容。3 态输出可驱动 15 个 LS-TTL 负载。通过内部二极管连接到 VCC 和接地，防止所有输入因静电放电受损。当 MM74HCT573 锁存启用输入为高电平时，Q 输出将跟随 D 输入。当锁存启用变为低电平时，D 输入端的数据将保留在输出端，直至锁存启用再次变为高电平。当对输出控制输入应用高逻辑电平时，所有输出将进入高阻抗状态，无论其他输入端存在什么信号以及存储元件的状态如何。MM74HCT574 是上升沿触发的触发器。符合设置和保持时间要求的 D 输入上的数据在时钟 (CK) 输入的正向转换时传输到 Q 输出。当对输出控制 (OC) 输入应用高逻辑电平时，所有输出将进入高阻抗状态，无论其他输入端存在什么信号以及存储元件的状态如何。MM74HCT 器件适合用作 TTL 和 NMOS 组件与标准 CMOS 器件之间的接口。此类零部件也是 LS-TTL 器件的插件替代品，可用于降低现有设计的功耗。

LVT16373和LVTH16373包含十六个具有3态输出的同相闩锁，用于总线导向应用。 该器件受字节控制。 当闩锁使能(LE)为高电平时，触发器对数据来说是透明的。 当LE为低电平时，符合设置时间的数据将被锁存。 当输出使能(OE#)为低电平时，数据显示在总线上。 当OE#为高电平时，输出处于高阻抗状态。 LVTH16373数据输入包含总线保持功能，无需外部上拉电阻即可保持未用的输入。 这些闩锁设计用于低电压(3.3V) V

公开页面暂无产品说明。

公开页面暂无产品说明。

MC74VHCT573A 是一款先进的高速 CMOS 八路锁存，带 3 态输出，采用硅门极 CMOS 工艺制造。它实现了与同等双极肖特基 TTL 相似的高运行速度，同时保持了 CMOS 低功耗。此 8 位 D 型锁存由锁存启用和输出启用输入控制。当输出启用输入为高电平时，八个输出会处于高阻抗状态。VHCT 输入可与 TTL 电平兼容。此器件可用作电平转换器，用于接口 3.3V 和 5.0V，因为它具有全 5V CMOS 电平输出摆幅。VHCT573A 输入和输出（禁用时）结构在应用 0 - 5.5V 的电压时提供保护，而无论电源电压如何。这些输入和输出结构有助于防止电源电压 - 输入/输出电压不匹配、电池备用、热插入等导致的器件损坏。

公开页面暂无产品说明。

高性能硅门极 CMOS MC74HCT573A 与 LS573 的引脚输出相同。此器件可用作将 TTL 或 NMOS 输出联接到高速 CMOS 输入的电平转换器。此类锁存在锁存启用为高电平时对于数据透明（即输出异步变化）。当锁存启用进入低电平时，符合设置和保持时间要求的数据变为锁存状态。输出启用输入不影响锁存的状态，但当输出启用为高电平时，所有器件输出都被强制为高阻抗状态。因此，即使在输出不启用时也可锁存数据。HCT573A 与 HCT373A 功能相同，但在封装的输出对侧上具有数据输入，简化了 PC 主板布局。

公开页面暂无产品说明。

公开页面暂无产品说明。

LVT373和LVTH373包含八个带有3态输出的闩锁，适合用于总线结构的系统应用。 当锁存使能(LE)为高电平时，锁存器对于数据而言是透明的。 当LE为低电平时，满足输入时序要求的数据被锁存。 当输出使能(OE#)为低电平时，数据显示在总线上。 当OE#为高电平时，总线输出处于高阻抗状态。 LVTH373数据输入包含总线保持功能，无需外部上拉电阻即可保持未用的输入。 这些八通道闩锁设计用于低电压(3.3V) V

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

MM74HCT373八路D型锁存器和MM74HCT374八路D型触发器采用了先进的硅栅极CMOS技术，可以提供低功耗和宽电源范围的固有优势，但是与LS-TTL输入和输出特性以及引脚分配兼容。 3态输出能够驱动15 LS-TTL负载。 保护所有输入端，以免因内部二极管至V

可作为电平转换器，用于将 TTL 或 NMOS 输出连接到高速 CMOS 输入。引脚排列与 LS373 相同。八个锁存器为透明 D 型锁存器。当锁存使能为高电平时，Q 输出跟随数据输入；当锁存使能为低电平时，满足建立和保持时间的数据将被锁存。输出使能不影响锁存器状态，但当输出使能为高电平时，所有输出将被强制置为高阻态。因此，即使输出未使能，数据也可以被锁存。功能与 HCT573A 相同，HCT573A 的输入引脚与输出引脚位于封装的相对两侧。该器件功能与 HCT533A 类似，HCT533A 具有反相输出。

该产品与LS573引脚排列相同，与标准CMOS输出兼容，通过上拉电阻可与LSTTL输出兼容。当锁存使能为高电平时，这些锁存器对数据呈现透明状态（即输出异步变化）；当锁存使能变为低电平时，满足建立和保持时间的数据将被锁存。HC573A功能与HC373A相同，但数据输入在封装的另一侧，便于PCB板布局。

高性能硅门极 CMOS MC74HCT373A 可用作电平转换器，从而将 TTL 或 NMOS 输出连接至高速 CMOS 输入。 HCT373A 与 LS373 的引脚输出相同。 HCT373A 的八个锁存为透明 D 型锁存。当锁存启用输入为高电平时，Q 输出将跟随数据输入。当锁存启用为低电平时，符合设置和保持时间要求的数据变为锁存状态。 输出启用不影响锁存的状态，但当输出启用为高电平时，所有输出均强制为高阻抗状态。因此，即使输出不启用数据也可锁存。 HCT373A 与 HCT573A 功能相同，后者在封装的输出引脚对侧上具有输入引脚。此器件的功能与 HCT533A 相似，后者具有反相输出。

MM74HC573 高速八路 D 型锁存利用先进的硅门极 P 孔道 CMOS 工艺。此器件具有标准 CMOS 集成电路的高抗扰性和低功耗，还具有驱动 15 个 LS-TTL 负载的能力。由于其大输出驱动能力和 3 态特性，此类器件适用于接口总线组织系统中的总线线路。当锁存启用 (LE) 输入为高电平时，Q 输出将跟随 D 输入。当锁存启用变为低电平时，D 输入端的数据将保留在输出端，直至锁存器启用再次变为高电平。如对输出控制 (OC) 输入应用高逻辑电平，所有输出将进入高阻抗状态，无论其他输入端存在什么信号以及存储元件的状态如何。74HC 逻辑系列与标准 74LS 逻辑系列在速度、功能和引脚输出方面均兼容。通过箝位到 VCC 和接地的内部二极管，可针对由于静电荷导致的损坏保护所有输入。

公开页面暂无产品说明。