海量元器件型号，
快速搜索匹配。

特性：代码高效（C和汇编）架构。 两个40位宽累加器。 单周期（MAC/MPY），双数据提取。 单周期混合信号乘法器，带硬件除法。 2%内部振荡器。 可编程PLL和振荡器时钟源

特性：工作条件：3V 至 3.6V，-40℃ 至 +125℃，DC 至 100 MIPS；3V 至 3.6V，-40℃ 至 +150℃，DC 至 70 MIPS。 16 位 dsPIC33CK CPU：256-512 Kbytes 带 ECC 的程序闪存和 64 Kbytes 数据 RAM；快速六周期除法；带双分区的闪存，支持实时更新功能；实时更新；代码高效（C 和汇编）架构；40 位宽累加器；单周期（MAC/MPY）双数据提取；单周期、混合符号乘法加硬件除法；32 位乘法支持；五组中断上下文选择寄存器，实现快速中断响应；零开销循环；RAM 内存内置自测试（MBIST）。 时钟管理：快速 RC（FRC）；内部振荡器；可编程 PLL 和振荡器时钟源；参考时钟输出；故障安全时钟监视器（FSCM）；快速唤醒和启动；8 MHz 备用 FRC（BFRC），带分频器（244 十进制），提供标称 32.768 kHz 输出，占空比 50%。 电源管理：低功耗管理模式（睡眠、空闲、打盹）；集成上电复位和欠压复位。 高分辨率 PWM 精细边缘定位：最多八个 PWM 通道，250 ps PWM 分辨率。 定时器/输出比较/输入捕获：一个通用 16 位定时器；外设触发发生器（PTG）模块；八个 SCCP 模块，具有定时器、捕获/比较和 PWM 模式，16 或 32 位时基，16 或 32 位捕获，四深度捕获缓冲区，完全异步操作，睡眠模式可用；九个 MCCP/SCCP 模块，包括定时器、捕获/比较和 PWM，16 或 32 位时基，16 或 32 位捕获，四深度捕获缓冲区。应用：DC/DC 转换器。 AC/DC 电源

特性：工作条件：3.0V 至 3.6V，-40℃ 至 +85℃，DC 至 70 MIPS；3.0V 至 3.6V，-40℃ 至 +125℃，DC 至 60 MIPS。闪存架构：双分区闪存程序存储器，支持实时更新，支持编程同时操作，支持分区软交换。核心：16 位 dsPIC33E CPU，代码高效（C 和汇编）架构，两个 40 位宽累加器，单周期（MAC/MPY）双数据提取，单周期混合信号乘法加硬件除法，32 位乘法支持，四个额外工作寄存器组（减少上下文切换）。时钟管理：±0.9% 内部振荡器，可编程 PLL 和振荡器时钟源，故障安全时钟监视器（FSCM），独立看门狗定时器（WDT），快速唤醒和启动。电源管理：低功耗管理模式（睡眠、空闲、打盹），集成上电复位和欠压复位，0.5 mA/MHz 动态电流（典型值），20 μA IPD 电流（典型值）。高速 PWM：八个 PWM 发生器（每个发生器两个输出），每个 PWM 有独立时基和占空比，1.04 ns PWM 分辨率（频率、占空比、死区时间和相位），支持中心对齐、冗余、互补和真正独立输出模式，独立故障和电流限制输入，输出覆盖控制，支持 AC/DC、DC/DC、逆变器、PFC 和照明。高级模拟特性:高速 ADC 模块：12 位，四个专用 SAR ADC 内核和一个共享 SAR ADC 内核，每个 ADC 内核可配置分辨率（最高 12 位），12 位分辨率下每通道最高 3.25 Msps 转换速率，11 至 22 个单端输入，每个模拟通道有专用结果缓冲区，灵活独立的 ADC 触发源，两个数字比较器，两个过采样滤波器以提高分辨率。四个带滞回的轨到轨比较器：每个模拟比较器有专用 12 位数模转换器（DAC），最多两个 DAC 参考输出，最多两个外部参考输入

特性：代码高效（C和汇编）架构。 两个40位宽累加器。 单周期（MAC/MPY），双数据提取。 单周期混合符号乘法加硬件除法。 32位乘法支持。 ±1%内部振荡器

特性：代码高效（C和汇编）架构。 16位宽数据路径。 两个40位宽累加器。 单周期（MAC/MPY）双数据提取。 单周期混合符号乘法和硬件除法。 32位乘法支持。应用：汽车应用

TMS320VC5502 定点数字信号处理器

公开页面暂无产品说明。

公开页面暂无产品说明。

第三代、低成本、150MHzSHARC处理器

特性：改良哈佛架构。 C编译器优化指令集架构。 灵活的寻址模式。 83条基本指令

SigmaDSP紧凑型数字音频处理器

TMS320C5515 低功耗 C55x 定点 DSP- 高达 120MHz、USB、LDC 接口、FFT HWA、SAR ADC

TMS320C5517 低功耗 C55x 定点 DSP - 高达 200MHz、USB、LCD 接口、FFT HWA、SAR ADC

SigmaDSP数字音频处理器

特性：代码高效（C和汇编）架构。 两个40位宽累加器。 单周期（MAC/MPY）双数据提取。 单周期混合符号乘法及硬件除法。 支持32位乘法。 2%内部振荡器。 可编程PLL和振荡器时钟源。 故障安全时钟监视器（FSCM）

特性：40 MHz HCS08 CPU（中央处理器单元）。 20 MHz 内部总线频率。 HC08 指令集，增加 BGND 指令。 单线背景调试模式接口。 断点功能，允许在在线调试期间设置单个断点（片上调试模块中还有两个断点）。 片上实时在线仿真（ICE），带有两个比较器（BDM 中还有一个）、九种触发模式和片上总线捕获缓冲区

SigmaDSP数字音频处理器，具有灵活的音频路由矩阵

TMS320C6745 低功耗 C674x 浮点 DSP- 456MHz、QFP

高达1GHzSHARC+DSP带640KBL1，1024KB共享L2SRAM，120球LQFP_EP

TMS320C6748 低功耗 C674x 浮点 DSP- 456MHz、SATA