海量元器件型号，
快速搜索匹配。

2.5V/3.3V、4路LVPECL输出、SiGe时钟扇出缓冲器

1.65GHz时钟扇出缓冲器,集成输出分频器和延迟调整

超快型SiGeECL时钟/数据缓冲器

是一款输入可选的2.8差分扇出缓冲器,专为低噪声时钟分配而设计。IN_SEL控制引脚可选择两个差分输入之一,该输入随后被缓冲到所有八个差分输出。低抖动输出可实现下游电路(如混频器、模数转换器(ADC)/数模转换器(DAC)或串行器/解串器(SERDES)设备)的同步低噪声切换。可通过将CONFIG引脚拉低选择低电压正发射极耦合逻辑(LVPECL)配置,或拉高或开路(内部上拉)选择低电压差分信号(LVDS)配置。

LMV112 40MHz 双路时钟缓冲器

1.8V、12LVDS/24CMOS输出的低功耗时钟扇出缓冲器

低相位噪声、双输出缓冲器/驱动器/逻辑转换器

LMK01010 具有 8 个 LVDS 输出的 1.6GHz 高性能时钟缓冲器、分频器和分配器

低相位噪声、双输出缓冲器/驱动器/逻辑转换器

是高性能低抖动和低偏斜的LVPECL扇出缓冲器,具有可选的单端时钟或晶体输入,并转换为四个LVPECL输出。CLK输入接受LVCMOS或LVTTL信号。输出在CLK_EN引脚异步断言/去断言期间与输入时钟同步。适用于晶体或LVCMOS/LVTTL到LVPECL的转换。典型的时钟转换和分配应用包括数据通信和电信。

3.3V ZDB COM

LVCMOS扇出缓冲器系列适用于时钟/数据分配和冗余时钟应用。该系列采用先进的CMOS技术,可将直流至200 MHz的时钟进行扇出,保证低附加抖动、低偏斜和低传播延迟变化。内置LDO可实现高PSRR性能,无需外部组件,简化了嘈杂环境中的低抖动时钟分配。CMOS缓冲器有多种配置,可与时钟发生器和振荡器配合使用,提供端到端时钟树性能。

零延迟缓冲器支持PCIe Gen3要求,同时向后兼容PCIe Gen2和Gen1。由来自IDT 932S421或932SQ420或等效主时钟发生器的差分SRC输出对驱动。

CDCLVC1110 低抖动 1:10 LVCMOS 扇出时钟缓冲器

CDCLVC1112 低抖动 1:12 LVCMOS 扇出时钟缓冲器

是一款2.5V/3.3V精密、高速、全差分1:4 LVPECL扇出缓冲器。优化为提供四个相同的输出副本,输出偏斜小于15ps,相位抖动仅为70fsRMS,可处理高达4GHz的时钟信号。 差分输入包括独特的3引脚输入终端架构,可连接低至100mV的差分LVPECL、CML和LVDS信号(交流或直流耦合),信号路径中无需任何电平转换或终端电阻网络。对于交流耦合输入接口应用,提供板载输出参考电压(VREFAC)来偏置VT引脚

是2和4输出PCIe时钟扇出缓冲器,适用于PCIe Gen1-5应用。都有一个漏极开路的信号丢失(LOS)输出,用于指示输入时钟的有无。LOS电路还实现了自动时钟停车(ACP)功能,当输入时钟消失时,输出自动低电平停车。设备还实现了一些额外功能以支持稳健设计。灵活的电源排序(FPS)确保在各种上电情况下有明确的行为,而掉电耐受(PDT)ESD保护允许在施加VDD之前驱动输入引脚。与扩频兼容,可直接连接到85Ω传输线,也可通过简单的外部串联电阻用于100Ω环境。

LMX1214 具有高输出频率、超低本底噪声和极低偏斜时钟分配。该器件有四个高频输出时钟和一个低频辅助时钟输出。对于高频时钟,该器件既支持缓冲器模式,也支持分频模式。该器件可将多通道、低偏斜、超低噪声本机振荡器信号分配给多个混频器。

是一个适用于时钟分配的1至4扇出缓冲器。它具有双电源(VCC(A) 和 VCC(B))用于电压转换。它还有一个数据输入 (A)、四个数据输出 (Yn) 和一个输出使能输入 (OE)。VCC(A) 和 VCC(B) 可以在0.8V和3.6V之间的任何电压下独立供电

特性:5通道驱动器,包括4个BTL驱动器通道和1个可逆驱动器通道。 使用HSOP-28引脚功率封装,可缩小设备尺寸。 内置热关断电路。 宽动态范围(当VCC = 8V,RL = 8Ω时,典型值为6.0V)<BTL驱动器>。 4个通道中的2个,输入端子连接到通用运算放大器,允许差分输入和信号相加<前置驱动器>。 内置制动功能。 内置用于防止反电动势引起过电压的二极管。 输出电压控制端子(LDCTL)用于控制输出电压(仅适用于“H”侧的电压)