海量元器件型号，
快速搜索匹配。

是低偏斜、1 到 2 的差分至 LVCMOS/LVTTL 扇出缓冲器。差分输入可以接受大多数差分信号类型(LVPECL、LVDS、LVHSTL、HCSL 和 SSTL),并转换为两个单端 LVCMOS/LVTTL 输出。小型 8 引脚 SOIC 封装使其非常适合在电路板空间有限的应用中使用。

是一款2.5V/3.3V精密、高速、全差分CML 1:8扇出缓冲器,可提供八个相同的输出副本,偏斜小于20ps,相位抖动仅为75fsRMS,可处理高达6GHz的时钟信号。差分输入采用独特的3引脚输入终端架构,可直接连接CML、LVPECL和LVDS差分信号,无需电平转换或终端电阻网络。CML输出在50Ω负载下的典型摆幅为400mV,上升/下降时间小于60ps。工作电源为2.5V±5%或3.3V±10%,保证在-40°C至+85°C的全工业温度范围内工作。

LMK1D1208I 具有 I2C 的 8 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器

800MHz时钟分配IC,分频器,延迟调整,三路输出

NB7L14 是一款差分 1:4 LVPECL 扇出缓冲器。NB7L14 会对最高以 7 GHz 或 10.7 Gb/s 运行的时钟或数据复制四个相同的 LVPECL 输出副本。因此,NB7L14 适用于 SONET、GigE、光纤信道、背面电极和其他时钟或数据分发应用。差分输入结合了内部 50 Ω 端接电阻,可通过 VT 引脚访问。此功能让 NB7L14 能够接受多种逻辑标准,如 LVPECL、CML、LVDS、LVCMOS 或 LVTTL 逻辑电平。VREFAC 参比输出可用于重新偏置电容器耦合的差分和单端输入信号。1:4 扇出设计适用于低输出歪曲率应用。

LMK01020 具有 8 个 LVPECL 输出的 1.6GHz 高性能时钟缓冲器、分频器和分配器

1.65GHz时钟扇出缓冲器,集成输出分频器和延迟调整

公开页面暂无产品说明。

CDCLVP111-EP 具有可选输入的 HiRel、1:10 LVPECL 缓冲器

74AVC9112是一款适用于时钟分配的1对4扇出缓冲器。它有一个数据输入(A)、四个数据输出(Yn)和一个输出使能输入(OE)。VCC可在0.8 V至3.6 V之间的任意电压下供电。OE为高电平时,所有输出通过下拉电阻被拉低;OE为低电平时,下拉电阻断开,所有输出使能。所有输入均采用施密特触发器,使电路能够容忍较慢的输入上升和下降时间。IOFF电路可禁用输出,在器件断电时防止任何损坏性的回流电流通过器件。

是一款3.3伏非反相时钟驱动器,采用先进的双金属CMOS技术制造。该器件由两组驱动器组成,每组驱动器具有1:5扇出和独立的输出使能控制。该器件具有用于诊断和PLL驱动的“心跳”监视器。MON输出与所有其他输出相同,并符合本文档中的输出规格。提供带迟滞的低电容输入。设计用于高速时钟分配,其中信号质量和偏斜至关重要。还允许在地址分配等应用中进行单点对多点传输线驱动,其中一个信号必须以低偏斜和高信号质量分配给多个接收器。

是一款高性能扇出缓冲器设备,支持高达250MHz的频率。该设备非常适合需要将低抖动时钟信号分配到多个目标的系统。

是一种先进的反相扇出缓冲器,适用于高性能、低功耗、小尺寸应用。接受1 MHz至150 MHz的参考时钟输入,并产生两个相同频率的输出。参考时钟输入可以是LVCMOS或正弦波信号(输入为内部交流耦合)。设计用于小尺寸2mm×1.3mm×0.6mm TDFN封装,具有出色的相位噪声、抖动性能和最低的功耗。

是3.3V零延迟缓冲器,旨在为PC、工作站、数据通信、电信和其他高性能应用分配高速时钟。芯片内置PLL,可锁定REF引脚上的输入时钟。PLL反馈由外部FBK引脚驱动,用户可灵活选择任一输出作为反馈输入并连接到FBK引脚。输入到输出的偏斜小于250 ps,输出到输出的偏斜小于200 ps

公开页面暂无产品说明。

特性:一个差分输入,接受任何差分格式。 两个差分HCSL输出。 超低附加抖动:在400MHz时钟频率下,12kHz至20MHz积分带宽内为32fs。 支持0至400MHz的时钟频率。 支持为HCSL输出提供2.5V或3.3V电源。 嵌入式低压差(LDO)稳压器可提供出色的电源噪声抑制。应用:PCI Express第1/2/3/4/5代时钟分配。 UPI/QPI时钟分配

5PB12xx 是一款高性能 TCXO/LVCMOS 时钟扇出缓冲器系列,每个输出端都有独立的 OE 引脚。CLKIN 引脚可接受方波(LVCMOS)或削波正弦波(如 TCXO 削波正弦波输出)作为输入。有 3 种不同的扇出版本可供选择:1:3、1:4 和 1:6。5PB12xx 具有业界领先的低抖动和极低的电流消耗,非常适合智能移动设备。

通用/任意格式扇出缓冲器系列适用于时钟分配(最小 1 MHz)和冗余时钟应用。这些器件具有典型的超低抖动特性,抖动为 50 fs,可在较宽的频率范围内工作。内置 LDO 可提供高 PSRR 性能,减少对外部组件的需求,简化了嘈杂环境中的低抖动时钟分配。该系列有多种配置可供选择,部分版本可使用 2:1 输入多路复用器选择输入时钟。其他特性包括独立(同步)输出使能、无干扰切换、输入时钟的 LOS 监控、输出时钟分频和内置格式转换。这些缓冲器可与 Si534x 时钟和抖动衰减器、Si5332 时钟以及 Si5xx 振荡器配合使用,以实现端到端时钟树性能。

CY23EP05是一个2.5 V或3.3 V零延迟缓冲器,旨在分配低抖动高速时钟,采用8引脚SOIC封装。它接受一个参考输入,并驱动五个低偏斜时钟。-1H版本在3.3 V(2.5 V)下工作频率高达220(200)MHz,并且比-1器件具有更高的驱动强度。

是一款1.8V、2.5V或3.3V VDD核心晶体输入至1:6 LVTTL/LVCMOS扇出缓冲器,输出由灵活的1.8V、2.5V或3.3V电源VDD0供电(VDD ≥ VDD0)。该器件接受3MHz至40MHz的基波并联谐振晶体或高达100MHz的单端LVCMOS时钟。两个同步LVTTL/LVCMOS使能线允许对输出BCLK[0:4]和输出BCLK5进行独立控制;仅在输出处于低电平时启用或禁用,消除潜在的输出毛刺或短脉冲产生。未使用时,使其浮空,引脚默认处于高电平状态