海量元器件型号，
快速搜索匹配。

公开页面暂无产品说明。

是高性能2:1差分至LVPECL多路复用器,也可执行差分转换,因为差分输入支持LVPECL、LVDS和CML电平。采用小型3mm x 3mm 16引脚VFQFN封装,非常适合在空间受限的电路板上使用。

是高性能LVCMOS时钟缓冲器系列设备。具有50fs RMS的附加相位抖动。有五种不同的扇出变体可供选择:1:2至1:10。支持同步无毛刺输出使能(OE)功能,以消除在启用或禁用输出时任何潜在的中间错误输出时钟周期。可以在1.8V至3.3V的电源下工作。

公开页面暂无产品说明。

是一款低成本、高速的单输入四输出时钟缓冲器,具有低于50fsec的同类最佳附加相位抖动。

具有可选的单端时钟或晶体输入。单端时钟输入接受LVCMOS或LVTTL输入电平,并将其转换为3.3V LVPECL电平。输出使能在内部同步,以消除时钟使能引脚异步断言/释放期间输出上的异常脉冲。保证的输出和部件间偏斜特性使其非常适合那些要求性能明确和可重复性的应用。

公开页面暂无产品说明。

公开页面暂无产品说明。

5PB11xx 是一系列高性能 LVCMOS 时钟缓冲器器件。其附加相位抖动的均方根值为 50fs。有五种不同的扇出变体可供选择:1:2 至 1:10。5PB11xx 支持同步无毛刺输出使能 (OE) 功能,可消除在启用或禁用输出时任何潜在的中间错误输出时钟周期。它可在 1.8V 至 3.3V 的电源电压下工作。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

是一款采用先进CMOS技术制造的3.3V时钟驱动器。这种低偏斜时钟驱动器提供1:2扇出。单个输入的大扇出减少了前一个驱动器的负载,并提供了高效的时钟分配网络。多个电源和接地可降低噪声。典型应用是时钟和信号分配。

公开页面暂无产品说明。

是高性能低偏斜LVPECL扇出缓冲器,具有两个可选差分输入,并转换为四个LVPECL超低抖动输出。输入也可以通过外部电阻偏置电路配置为单端。CLK输入接受LPECL、LVDS、LVHSTL、SSTL或HCSL信号,PCLK输入接受LVPECL、SSTL或CML信号。适用于差分至LVPECL转换和/或LVPECL时钟分配。典型的时钟转换和分配应用是数据通信和电信。

公开页面暂无产品说明。

是 3.3V 兼容、高速、低噪声的同相时钟缓冲器。设计目标是针对需要低偏斜、低抖动和高频时钟分配的网络应用。输出到输出偏斜低至 250ps,是同步系统理想的时钟分配设备。设计同步网络系统需要大量输出具有严格的偏斜水平。

公开页面暂无产品说明。

公开页面暂无产品说明。