Clestek · 电子元器件型号库
206307 个型号已录入产品库，支持按品类、品牌、封装和型号检索。
LVCMOS扇出缓冲器系列适用于时钟/数据分配和冗余时钟应用。该系列采用先进的CMOS技术,可将直流至200 MHz的时钟进行扇出,保证低附加抖动、低偏斜和低传播延迟变化。内置LDO可实现高PSRR性能,无需外部组件,简化了嘈杂环境中的低抖动时钟分配。CMOS缓冲器有多种配置,可与时钟发生器和振荡器配合使用,提供端到端时钟树性能。
公开页面暂无产品说明。
83026I-01 是一款低偏斜的1到2差分至LVCMOS/LVTTL扇出缓冲器。差分输入可以接受大多数差分信号类型(LVPECL、LVDS、LVHSTL、HCSL 和 SSTL),并转换为两个单端 LVCMOS/LVTTL 输出。小巧的8引脚SOIC封装使该器件非常适合用于板空间有限的应用。
特性:8。 0.7V电流模式差分输出对。 支持零延迟缓冲器模式和扇出模式。 带宽可编程。 输出周期抖动 < 50ps。 输出偏斜:50ps。应用:支持PCI-Express的Intel Yellow Cover部件
是低偏斜、高性能的1至5差分至2.5V/3.3V LVPECL扇出缓冲器。有两个可选时钟输入。CLK0、nCLK0对可接受大多数标准差分输入电平。单端CLK1可接受LVCMOS或LVTTL输入电平。时钟使能在内部同步,以消除时钟使能引脚异步断言/去断言期间输出上的残缺时钟脉冲。保证的输出和器件间偏斜特性使其适用于要求性能明确和可重复性的应用。
公开页面暂无产品说明。
是高性能差分LVDS扇出缓冲器,设计用于高频、极低附加相位噪声时钟和数据信号的扇出。采用1.8V电源供电,保证了低输出到输出和器件间的偏斜特性,适用于要求性能明确和可重复性的时钟分配应用。有两个可选差分输入和四个低偏斜输出,集成偏置电压基准,便于单端信号与器件输入接口。该器件针对低功耗和低附加相位噪声进行了优化。
公开页面暂无产品说明。
8P34S1102I 是一款高性能差分 LVDS 扇出缓冲器。该设备专为扇出高频、极低附加相位噪声时钟和数据信号而设计。8P34S1102I 的工作电压为 1.8V。保证的输出对输出和器件对器件的偏斜特性使 8P34S1102I 成为那些需要明确定义性能和可重复性的时钟分配应用的理想选择。提供一个差分输入和两个低偏斜输出。集成的偏置电压参考可轻松将单端信号接口到差分器件输入。该器件针对低功耗和低附加相位噪声进行了优化。
是一种经济高效的方法,可从时钟输入产生高质量的分频时钟输出。芯片可接受高达156 MHz的时钟输入(3.3V),并可将输入时钟进行2、4、6、8、12或16分频。芯片上有两个输出,其中一个是另一个的2分频低偏斜输出。例如,若使用100 MHz的输入时钟,可产生低偏斜的50 MHz和25 MHz时钟,或低偏斜的25 MHz和12.5 MHz时钟。芯片具有全芯片掉电模式,可使输出保持低电平,还有一个OE引脚可使输出呈三态。
差分时钟缓冲器是用户可选的差分输入到六个LVDS输出。从差分输入到六个LVDS输出的扇出减少了前一个驱动器的负载,并提供了高效的时钟分配网络。可以作为从差分HSTL、eHSTL、LVEPECL(2.5V)、LVEPECL(3.3V)、CML或LVDS输入到LVDS输出的转换器。单端3.3V / 2.5V LVTTL输入也可用于转换为LVDS输出。冗余输入功能允许从主时钟源到辅助时钟源的异步切换。可选参考输入由SEL控制。输出可以异步启用/禁用。禁用时,输出将驱动到GL引脚选择的值。多个电源和接地可降低噪声。
是一款低偏斜、高性能的1到2差分至LVDS扇出缓冲器。CLK、nCLK对可以接受大多数标准差分输入电平。其特点是采用3.3V电源供电。保证的输出和器件间偏斜特性使其非常适合那些要求性能明确和可重复性的时钟分配应用。
公开页面暂无产品说明。
公开页面暂无产品说明。
9DBL02x2/9DBL04x2/ 9DBL06x1/9DBL08x1 缓冲器是瑞萨全功能 PCIe 系列中的低功耗、高性能成员。这些缓冲器支持从 PCIe Gen1 到 Gen5。
74AVC9112是一款适用于时钟分配的1对4扇出缓冲器。它有一个数据输入(A)、四个数据输出(Yn)和一个输出使能输入(OE)。VCC可在0.8 V至3.6 V之间的任意电压下供电。OE为高电平时,所有输出通过下拉电阻被拉低;OE为低电平时,下拉电阻断开,所有输出使能。所有输入均采用施密特触发器,使电路能够容忍较慢的输入上升和下降时间。IOFF电路可禁用输出,在器件断电时防止任何损坏性的回流电流通过器件。
公开页面暂无产品说明。
公开页面暂无产品说明。
公开页面暂无产品说明。
公开页面暂无产品说明。
我们可以协助查找停产料替代方案，也可以按功能参数反向选型。