海量元器件型号，
快速搜索匹配。

公开页面暂无产品说明。

低相位噪声、双输出缓冲器/驱动器/逻辑转换器

公开页面暂无产品说明。

公开页面暂无产品说明。

可编程低压1:10LVDS时钟驱动器

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

NB3N106K 是一款差分 1:6 时钟和数据扇出缓冲器,带高速电流转向 (HCSL) 输出,适用于超低传播延迟变化。NB3N106K 适用于 HCSL 时钟分发和 FBDIMM 应用。

公开页面暂无产品说明。

公开页面暂无产品说明。

是 2.5V/3.3V 精密、高速、全差分 1:4 LVPECL 扇出缓冲器。优化后可提供四个相同的输出副本,偏斜小于 20ps,总抖动小于 10ps(pp),可处理高达 2GHz 的时钟信号。差分输入包含独特的、正在申请专利的 3 引脚输入终端架构,可连接小至 100mV(200mVpp)的任何差分信号(交流或直流耦合),信号路径中无需任何电平转换或终端电阻网络。对于交流耦合输入接口应用,提供板载输出参考电压 (VREF-AC) 以偏置中心抽头 (VT) 引脚

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

MC100LVEL14 是一款低歪曲率 1:5 分发芯片,明确适用于低歪曲率时钟分发应用。该器件可由差分或单端 ECL 驱动,如果使用正向电源,则由 PECL 输入信号驱动。LVEL14 可与 EL14 实现的功能和引脚兼容,但设计运行模式为 ECL 或 PECL,电压电源范围为 -3.0 V 至 -3.8 V(或 3.0 V 至 3.8 V)。LVEL14 具有多路复用时钟输入,可用于分发更低速扫描或测试时钟以及高速系统时钟。处于低电平(或保持开路并由输入下拉电阻拉为低电平)时,SEL 引脚将选择差分时钟输入。公共启用 (EN) 同步,因此输出仅在处于低电平状态时才启用/禁用。这样会避免当设备启用/禁用时产生短时钟脉冲,这种情况可能发生在异步控制中。内部触发器在输入时钟的下降边进行计时,因此,所有相关规格限制都参考到时钟输入的负边。仅为此器件提供 VBB 引脚,即内部产生的供应电压。对于单端输入的情况,将未使用的差分输入联接至 VBB,作为开关参考电压。VBB 还可将 AC 耦合输入重偏置。使用时,通过 0.01 5F 电容器对 VBB 和 VCC 进行去耦合,并将源电流或汲电流限制为 0.5 mA。不使用时,VBB 应保持开路。

MC100LVEL11 是一款差分 1:2 扇出缓冲器。此器件的功能与器件 E111 相似,但其性能更高。与 E111 相比,LVEL11 在器件内部的歪曲率和输出转换时间上明显改进,非常适合需要最高交流性能的应用。LVEL11 的差分输入采用箝位电路,从而在开路输入条件下保持稳定。如果输入为开路(拉至 VEE),则 Q 输出将变为低电平。

公开页面暂无产品说明。