海量元器件型号，
快速搜索匹配。

MC100EP210S 是一款低歪曲率 1:5 双路差分驱动器,在设计时考虑到了 LVDS 时钟分配。LVDS 或 LVPECL 输入信号为差分信号,并且信号被分配为五个相同的差分 LVDS 输出。EP210S 可特别保证低输出-输出歪曲率。优化的设计、布局和处理最大程度降低了器件内和器件到器件的歪曲率。整个输入提供两个内部 50 欧姆电阻。对于 LVDS 输入,应断开 VTA 和 VTB 引脚的连接。对于 LVPECL 输入,应将 VTA 和 VTB 引脚连接至 VTT(VCC-2.0 V)电源。设计人员可充分利用 EP210S 的性能,在底板或主板上分配低歪曲率 LVDS 时钟。在无信号条件下,应对差分输入进行特别考虑以防止不稳定。

1.2GHz时钟分配IC,PLL内核,分频器,延迟调整,5路输出

超快型SiGeECL时钟/数据缓冲器

1.2GHz时钟分配IC、2路1.6GHz输入、分频器、延迟调整、5路输出

NB7VQ572M 是高性能差分 4:1 时钟/数据输入多路复用器和 1:2 CML 时钟/数据扇出缓冲器,分别使用1.8 V、2.5 V、或 3.3 V 电源时最高可运行 7 GHz / 10 Gbps。每个 INx / INx 输入对都包含一个固定的均衡器接收器,当串联置于数据路径中时,将增强通过 FR4 底板或电缆互连传输的降级信号。对于不需要均衡的应用,请考虑使用与 NB7VQ572M 引脚兼容的 NB7V572M。差分时钟/数据输入具有内部 50 Ω 终端电阻,并接受差分 LVPECL、CML 或 LVDS 逻辑电平。NB7VQ572M 包含一对选择引脚,该引脚将从四个差分输入中选择其中一个,并将产生两个相同的时钟或数据 CML 输出副本。因此,NB7VQ572M 适用于 SONET、GigE、光纤信道、底板和其他时钟/数据分配应用。当外部加载并用一个 50 Ω 的电阻端接至 VCC 时,两个差分 CML 输出将摆动 400mV,并针对低歪曲率和最小抖动进行优化。NB7VQ572M 属于 GigaComm 高性能时钟产品系列。

公开页面暂无产品说明。

超快型SiGe开集HVDS时钟/数据缓冲器

公开页面暂无产品说明。

公开页面暂无产品说明。

具有11个输出并支持JESD204B/JESD204C协议的超低抖动、4.5GHz时钟分配器

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

特性:支持单端或差分输入时钟信号。 生成四个差分(LVPECL、LVDS、HCSL)或八个单端(CMOS、SSTL、HSTL)输出。 提供信号电平转换:差分转单端、单端转差分、差分转差分、单端转单端。应用:高速时钟分配

是高性能TCxO/LVCMOS时钟扇出缓冲器系列,每个输出都有单独的OE引脚。CLKIN引脚可以接受方波(LVCMOS)或削波正弦波(如TCxO削波正弦波输出)作为输入。有1:3、1:4和1:6三种不同的扇出版本。具有行业领先的低抖动和极低的电流消耗,非常适合智能移动设备。

是一款小尺寸的12输出差分缓冲器,满足英特尔DB1200Z规格的所有性能要求。向后兼容PCIe Gen1和Gen2应用。固定的内部反馈路径可确保关键QPI应用的低漂移。在旁路模式下,可提供高达150MHz的输出。