海量元器件型号，
快速搜索匹配。

NB3L204K 是一款差分 1:4 时钟扇出缓冲器,带高速电流转向 (HCSL) 输出。输入可直接接受差分 LVPECL、LVDS 和 HCSL 信号。使用恰当的外部 Vth 参考电源,接受单端 LVPECL、HCSL、LVCMOS 或 LVTTL 电平,参见图 4 和 6。 输入信号将转换为 HCSL,能够运行频率最高 350 MHz 的四个相同版本。NB3L204K 针对超低相位干扰、传播延迟变化和低输出-输出歪曲率进行了优化,符合 DB400H 标准。因此,系统设计人员可以利用 NB3L204K 的性能在背面电极或母板中分发低歪曲率时钟,因此适用于 PCI Express、FBDIMM、联网、移动计算、千兆位以太网等时钟和数据分发应用。输出驱动电流通过从 IREF(引脚 14)到 GND 联接一个 475 电阻来设置,如图 11 所示。输出端接时还可接口到 LVDS 接收器,如图 12 所示。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

NB6L14S 是一款差分 1:4 时钟或数据接收器,接受 AnyLevel 差分输入信号:LVPECL、CML、LVDS 或 HCSL 这些信号会转换为 LVDS,并分配时钟或数据的四个完全相同的副本,运行速率高达 2.0GHz 或 2.5Gbps。因此,NB6L14S 适用于 SONET、GigE、光纤信道、底板和其他时钟或数据分配应用。NB6L14S 具有从 GND + 50mV 至 VCC - 50mV 的较宽输入共模范围。NB6L14S 结合输入处的 50 Ω 内部端接电阻,适用于将各种差分或单端时钟或数据信号转换为 350mV 的典型 LVDS 输出电平。NB6L14S 是 NB6N14S 的 2.5V 版本,采用小型 3mm X 3mm 16-QFN 封装。NB6L14S 属于 ECLinPS MAX 高性能产品系列,

公开页面暂无产品说明。

NB3N108K 是一款差分 1:8 时钟和数据扇出缓冲器,带高速电流转向 (HCSL) 输出,适用于超低传播延迟变化。NB3N108K 适用于 HCSL 时钟分发和 FBDIMM 应用。

1.6GHz时钟分配IC、分频器、延迟调整、3路输出

公开页面暂无产品说明。

NB7V586M 是一款 1:6 CML 时钟/数据分发芯片,具有 2:1 时钟/数据输入多工器,带输入选择引脚。INx/INxb 输入包含内部 50 Ω 端接电阻,并接受差分 LVPECL、CML 或 LVDS 逻辑电平。INx/INxb 输入和核芯逻辑由 1.8 V 电源供电。NB7V586M 产生时钟或数据的六个相同的差分 CML 输出副本。输出配置为三组两个差分对。每组(或所有三组)均能通过 1.8 V 或 1.2 V 电源的任意组合供电。当外部接收器以 50 Ω 电阻端接到 VCCOx 时,16 mA 差分 CML 输出结构提供匹配的内部 50 Ω 源端接和 400 mV 输出摆幅。1:6 扇出设计针对低输出歪曲率和最小抖动而优化,适用于 SONET、GigE、光纤信道、背面电极,以及运行典型值高达 6 GHz 或 10 Gb/s 的其他时钟/数据分发应用。VREFAC 参考输出可用于重新偏置电容器耦合的差分和单端输入信号。NB7V586M 采用小巧的 5mm x5mm 32 引脚 QFN 无铅封装。

公开页面暂无产品说明。

MC100LVE111 是一款低歪曲率 1:9 双路差分驱动器,在设计时考虑到时钟分发。MC100LVE111 的功能和性能与受欢迎的 MC100E111 类似,增加了低压运行特性。它接受一个信号输入,如果使用 VBB 输出,可以为差分或单端。信号被扇出为 9 个相同的差分输出。LVE111 以低歪曲率为主要目标进行专门设计、建模和生产。优化的设计和布局有助于最大程度减小器件内的门极-门极歪曲率,使用经验建模来确定过程控制限值,确保批次之间一致的 tpd 分发。因此产生了可靠的保证低歪曲率器件。为了确保符合严格的歪曲率规格要求,差分输出的两侧均同样端接到 50W,即使只使用一侧也是如此。在大多数应用中,将使用所有九个差分对,因此进行端接。如果无需使用九对,则需要在与要使用对相同的封装侧至少端接输出对,这样才能保持最小歪曲率。如果不这样将导致所使用输出传播延迟的小型降级(以 10-20 ps 为阶度),虽然这种情况对于大多数设计来说不是大问题,但也意味着歪曲率裕度的丢失。MC100LVE111 与大多数其他 ECL 器件相同,可以 PECL 模式,基于正向 VCC 电源运行。因此,在 +3.3 V 系统中使用 LVE111 可实现高性能的时钟分发。设计人员可以利用 LVE111 的性能在背面电极或板上分发低歪曲率时钟。在 PECL 环境串联或戴维南线路中,通常使用端接,因为它们无需额外的电源。对于结合了 GTL 的系统,并行端接提供了最低功耗

MC100LVEP111 是一款低歪曲率 2:1:10 差分驱动器,适用于时钟分发,将两个时钟源接受到一个输入多路复用器中。PECL 输入信号可以为差分或单端(如果使用 VBB 输出)。LVEP111 在 PECL 条件下运行时,可以使用 HSTL 输入。LVEP111 专用于保证低输出-输出歪曲率。优化的设计、布局和处理可最大程度降低器件内和器件之间的歪曲率。 为了确保最严格的歪曲率,差分输出的两侧均同样端接到 50Ω,即使只使用一侧也是如此。如果十对未全部使用,则将所有输出对均同样端接到同一个封装侧,无论使用还是不使用。如果一侧不使用任何输出,则保持这些输出开路状态(无端接)。这样会保持最小的输出歪曲率。不这样将导致正在使用输出中 10-20 ps 的歪曲率裕度损失(传播延迟)。

公开页面暂无产品说明。

MC100EP809 是一款低歪曲率 2:1:9 差分驱动器,在设计时考虑到时钟分配,将两个时钟源集中到一个输入多路复用器中。该零件设计用于需要大量输出以将精确对齐的低歪曲率信号驱动到其目的地的低压应用。两个时钟输入是一个差分 HSTL 和一个差分 LVPECL。两个输入对都可以接受 LVDS 电平。它们由作为 LVTTL 的 CLK_SEL 引脚选择。为避免在启用/禁用器件时产生欠幅时钟脉冲,作为 LVTTL 的输出启用 (OE) 是同步的,因此仅当输出已经处于低电平状态时才启用/禁用。MC100EP809 保证低输出到输出歪曲率。优化的设计、布局和处理最大程度降低了器件内部以及器件到器件的歪曲率。MC100EP809 输出结构采用开放式发射极架构,将以 50 欧姆端接接地而不是标准 HSTL 配置。为了确保达到严格的歪曲率规范,即使只使用一个输出,差分输出的两端也需要同样端接为 50 欧姆。 如果未使用输出对,则两个输出都可以保持开路状态(未端接),而不影响歪曲率。设计人员可以充分利用 EP809 的性能在电路板的背板上分配低歪曲率时钟。 HSTL 时钟输入可以通过偏置输入对中的非驱动引脚来进行单端驱动。

公开页面暂无产品说明。