海量元器件型号，
快速搜索匹配。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

NB7L14 是一款差分 1:4 LVPECL 扇出缓冲器。NB7L14 会对最高以 7 GHz 或 10.7 Gb/s 运行的时钟或数据复制四个相同的 LVPECL 输出副本。因此,NB7L14 适用于 SONET、GigE、光纤信道、背面电极和其他时钟或数据分发应用。差分输入结合了内部 50 Ω 端接电阻,可通过 VT 引脚访问。此功能让 NB7L14 能够接受多种逻辑标准,如 LVPECL、CML、LVDS、LVCMOS 或 LVTTL 逻辑电平。VREFAC 参比输出可用于重新偏置电容器耦合的差分和单端输入信号。1:4 扇出设计适用于低输出歪曲率应用。

MC100EP210S 是一款低歪曲率 1:5 双路差分驱动器,在设计时考虑到了 LVDS 时钟分配。LVDS 或 LVPECL 输入信号为差分信号,并且信号被分配为五个相同的差分 LVDS 输出。EP210S 可特别保证低输出-输出歪曲率。优化的设计、布局和处理最大程度降低了器件内和器件到器件的歪曲率。整个输入提供两个内部 50 欧姆电阻。对于 LVDS 输入,应断开 VTA 和 VTB 引脚的连接。对于 LVPECL 输入,应将 VTA 和 VTB 引脚连接至 VTT(VCC-2.0 V)电源。设计人员可充分利用 EP210S 的性能,在底板或主板上分配低歪曲率 LVDS 时钟。在无信号条件下,应对差分输入进行特别考虑以防止不稳定。

公开页面暂无产品说明。

公开页面暂无产品说明。

MC100LVEP210 是一款低歪曲率 1:5 双路差分驱动器,在设计时考虑到了时钟分配。如使用 VBB 输出,ECL/PECL 输入信号可以是差分或单端信号。信号被扇出到 5 个相同的差分输出。当 EP210 在 PECL 模式下运行时,可以使用 HSTL 输入。LVEP210 可特别保证低输出对输出歪曲率。优化的设计、布局和处理可最大程度降低器件内和器件之间的歪曲率。为了确保达到严格的歪曲率规范,即使只使用一个输出,差分输出的两端也需要同样端接到 50Ω。如果未使用输出对,则两个输出都可以保持开路状态(未端接),而不影响歪曲率。与大多数其他 ECL 器件一样,MC100LVEP210 可在 PECL 模式下由正向 VCC 电源供电。因此,在 +3.3 V 或 +2.5 V 系统中使用 LVEP210,可实现高性能的时钟分配。单端 CLK 输入运行限于 PECL 模式下 VCC ≤ 3.0 V,或 NECL 模式下 VEE ≤ -3.0 V。设计人员可利用 LVEP210 的性能在背板或主板上分配低歪曲率时钟。在 PECL 环境中,通常使用串行或戴维宁线路终端,因为它们无需额外的电源。有关使用 PECL 的更多信息,设计人员应参考应用注释 AN1406/D。

MC100LVEP210 是一款低歪曲率 1:5 双路差分驱动器,在设计时考虑到了时钟分配。如使用 VBB 输出,ECL/PECL 输入信号可以是差分或单端信号。信号被扇出到 5 个相同的差分输出。当 EP210 在 PECL 模式下运行时,可以使用 HSTL 输入。LVEP210 可特别保证低输出对输出歪曲率。优化的设计、布局和处理可最大程度降低器件内和器件之间的歪曲率。为了确保达到严格的歪曲率规范,即使只使用一个输出,差分输出的两端也需要同样端接到 50Ω。如果未使用输出对,则两个输出都可以保持开路状态(未端接),而不影响歪曲率。与大多数其他 ECL 器件一样,MC100LVEP210 可在 PECL 模式下由正向 VCC 电源供电。因此,在 +3.3 V 或 +2.5 V 系统中使用 LVEP210,可实现高性能的时钟分配。单端 CLK 输入运行限于 PECL 模式下 VCC ≤ 3.0 V,或 NECL 模式下 VEE ≤ -3.0 V。设计人员可利用 LVEP210 的性能在背板或主板上分配低歪曲率时钟。在 PECL 环境中,通常使用串行或戴维宁线路终端,因为它们无需额外的电源。有关使用 PECL 的更多信息,设计人员应参考应用注释 AN1406/D。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

NB7V58M 是一款高性能的差分 2:1 时钟或数据多路复用器。差分输入包含内部 50 Ω 端接电阻,该电阻通过 VT 引脚访问。此特性支持 NB7V58M 接受各种逻辑电平标准,如 LVPECL、CML 或 LVDS。NB7V58M 可最大程度地降低时钟或数据抖动,运行速度分别高达 7GHz 和 10.7Gbps。因此,NB7V58M 非常适合 SONET、GigE、光纤沟道、底板和其他时钟/数据分配应用。16mA 差分 CML 输出提供匹配的内部 50 Ω 端接,当 50 Ω 电阻外部端接到 VCC 时,则提供 400mV 输出摆幅。NB7V58M 采用薄型 3mm x 3mm 16 引脚 QFN 封装,属于 GigaComm 高性能时钟/数据产品系列。还可为需要均衡的应用提供与引脚兼容的 NB7VQ58M。

NB7V58M 是一款高性能的差分 2:1 时钟或数据多路复用器。差分输入包含内部 50 Ω 端接电阻,该电阻通过 VT 引脚访问。此特性支持 NB7V58M 接受各种逻辑电平标准,如 LVPECL、CML 或 LVDS。NB7V58M 可最大程度地降低时钟或数据抖动,运行速度分别高达 7GHz 和 10.7Gbps。因此,NB7V58M 非常适合 SONET、GigE、光纤沟道、底板和其他时钟/数据分配应用。16mA 差分 CML 输出提供匹配的内部 50 Ω 端接,当 50 Ω 电阻外部端接到 VCC 时,则提供 400mV 输出摆幅。NB7V58M 采用薄型 3mm x 3mm 16 引脚 QFN 封装,属于 GigaComm 高性能时钟/数据产品系列。还可为需要均衡的应用提供与引脚兼容的 NB7VQ58M。

NB7V33M 是一个差分 4 分频时钟分频器,带异步复位。差分时钟输入包含内部 50 Ω 端接电阻,并接受 LVPECL、CML 和 LVDS 逻辑电平。NB7V33M 可产生输入时钟的 4 分频输出副本,运行速度高达 10GHz,并将抖动降到最低。重置引脚在上升沿有效。通电后,内部触发器将进入随机状态。重置允许系统中多个 NB7V33M 同步。16mA 差分 CML 输出提供匹配的内部 50 Ω 端接,当外部接收器以 50 Ω 端接到 VCC 时,内部端接会提供 400mV 的输出摆幅。NB7V33M 是 NB7V32M(2 分频)的 4 分频版本,采用薄型 3mm x 3mm 16 引脚 QFN 封装。NB7V33M 属于 GigaComm 高性能时钟产品系列。

公开页面暂无产品说明。

公开页面暂无产品说明。

公开页面暂无产品说明。

NB6L14M 是一款 3.0GHz 差分 1:4 CML 时钟或数据扇出缓冲器。差分输入包含内部 50 Ω 终端电阻, 该电阻通过 VT 引脚访问。此特性让 NB6L14M 能够接受多种逻辑标准,如 CML、LVCMOS、LVTTL、CML 或 LVDS 逻辑电平。16mA 差分 CML 输出提供匹配的内部 50 Ω 端接,当 50 Ω 电阻外部端接到 VCC 时,则产生 400mV 输出摆幅。VREFAC 参考输出可用于重新偏置电容器耦合的差分和单端输入信号。1:4 扇出设计适用于低输出歪曲率应用。NB6L14M 属于一款 ECLinPS MAX 系列高性能时钟和数据管理产品。

公开页面暂无产品说明。