海量元器件型号，
快速搜索匹配。

公开页面暂无产品说明。

8GHz19位小数N分频PLL

12路输出时钟发生器,集成2.5GHzVCO

LMK04832 具有双环路且符合 JESD204B 标准的超低噪声 3.2GHz、15 路输出时钟抖动清除器

提供多输出时钟发生器功能,包含一个专为以太网线卡应用优化的专用PLL核心。整数N PLL设计基于高性能、低抖动频率合成器,可最大化网络性能。其他对相位噪声和抖动有严格要求的应用也可受益。PLL部分由低噪声相位频率检测器(PFD)、精密电荷泵(CP)、低相位噪声压控振荡器(VCO)以及预编程的反馈分频器和输出分频器组成

公开页面暂无产品说明。

带集成VCO的微波宽带频率合成器

可从25 MHz晶体或时钟输入源提供九个PCIe时钟。时钟输出符合PCIe Gen 1、Gen 2、Gen 3、Gen 3 SRNS和Gen 4公共时钟规范。该设备有六个硬件输出使能控制引脚,用于启用和禁用差分输出。还提供了一个用于减少电磁干扰的扩频控制引脚。小尺寸和低功耗使其成为消费和嵌入式应用的理想时钟解决方案。

公开页面暂无产品说明。

鉴相器/PLL频率合成器

LMX2571 具有移频键控 (FSK) 调制功能的 1.34GHz、低功耗、极端温度 RF 合成器

CDCE6214 具有一个 PLL、四个差分输出的超低功耗时钟发生器

是一种极其通用的系统时钟设备,采用可编程锁相环。基于混合模数PLL架构,由Delta-Sigma分数N频率合成器和数字PLL独特组合而成。该架构允许从稳定参考时钟进行频率合成/时钟生成,以及相对于外部噪声同步时钟生成低抖动时钟。还能在低至50Hz的频率下相对于外部噪声同步时钟生成低抖动时钟。支持I2C和SPI进行全软件控制。

AD9524 提供了一种低功耗、多输出的时钟分配功能,具有低抖动性能,并集成了片上PLL和VCO。片上VCO的调谐范围为3.6 GHz至4.0 GHz。AD9524 旨在支持长期演进(LTE)和多载波GSM基站设计的时钟需求。它依赖外部VCXO提供参考抖动清理,以达到满足数据转换器SNR性能所需的严格低相位噪声要求。输入接收器、振荡器和零延迟接收器既支持单端操作也支持差分操作。当连接到恢复的系统参考时钟和VCXO时,该器件生成六个低噪声输出,范围从1 MHz到1 GHz,以及一个来自输入PLL(PLL1)的专用缓冲输出。通过使用分频器相位选择功能,可以改变一个时钟输出相对于另一个时钟输出的频率和相位,该功能作为无抖动的粗略时序调整,增量等于VCO输出信号周期的一半。封装内的EEPROM可以通过串行接口编程,以存储用户定义的寄存器设置,用于上电和芯片复位。

LMX2582 5.5GHz 高性能、宽带 PLLatinum 射频合成器

集成VCO的宽带频率合成器

是一种超低噪声频率合成器,集成了高性能 delta-sigma 分数 N PLL、带完全集成 tank 电路的 VCO 和可选分频器。PLL 提供前所未有的 -225 dBc/Hz 归一化噪声基底,可在整数和分数模式下以高达 104 MHz 的鉴相器速率(比较频率)运行,也可配置为与外部 VCO 配合使用。还集成了多个低噪声、高精度 LDO 和输出驱动器匹配网络,以提供更高的电源噪声抗扰度和更一致的性能,同时减少外部组件数量。与高质量参考振荡器结合使用时,可生成非常稳定的超低噪声信号

是一款高性能网络同步器时钟器件,提供抖动消除、时钟生成、先进的时钟监控和卓越的无中断切换性能,可满足通信基础设施和工业应用的严格时序要求。该器件具有超低抖动和高电源噪声抑制(PSNR)性能,可降低高速串行链路中的误码率(BER)。该器件可使用专有的体声波(BAW)VCO技术生成具有50fsRMS抖动的输出时钟,而不受XO和基准输人的抖动和频率的影响。DPLL支持抖动和漂移衰减的可编程环路带宽,而两个APLL支持分频率转换,从而可以实现灵活的时钟生成。DPLL上支持的同步选项包括采用相位消除的无中断切换、数字保持和频率阶跃小于0.001ppb(十亿分之一)的DCO模式,从而实现精确的时钟控制(IEEE1588PTP从运行)。DPLL可以锁相到1PPS(每秒脉冲数)基准输入,并且在一个输出上支持可选零延迟模式,以实现具有可编程失调电压的确定性输入到输出相位校准

LMK04906 带 6 路可编程输出的超低噪声时钟抖动消除器/倍频器

LMX2581E 具有集成 VCO 的 3.8GHz 宽带频率合成器