海量元器件型号，
快速搜索匹配。

14路输出时钟发生器,集成2.5GHzVCO

LMK04826 具有集成式 1840 至 1970MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器

CDCE72010 10 路输出低抖动时钟同步器和抖动消除器

四通道输入、10路输出、双通道DPLL、1pps同步器和抖动清除器

公开页面暂无产品说明。

高速硅栅CMOS器件,引脚与“4000B”系列的CD4046B兼容,符合JEDEC标准7。是锁相环电路,包含线性压控振荡器(VCO)和三种不同的相位比较器(PC1、PC2和PC3)。信号输入可直接耦合到大电压信号,或通过串联电容间接耦合到小电压信号。自偏置输入电路使小电压信号保持在输入放大器的线性区域。与无源低通滤波器配合,形成二阶环路PLL。通过使用线性运算放大器技术实现出色的VCO线性度。

CD74HC4046A 带 VCO 的高速 CMOS 逻辑锁相环

HC4046A和HCT4046A是高速硅栅CMOS器件,与“4000B”系列的CD4046B引脚兼容。它们符合JEDEC标准7号规范。HC4046A和HCT4046A是包含线性电压控制振荡器(VCO)和三种不同相位比较器(PC1、PC2和PC3)的锁相环路电路。每个比较器都有一个信号输入端和一个比较器输入端。信号输入端可以直接耦合到大电压信号,也可以通过串联电容间接耦合到小电压信号。自偏置输入电路使小电压信号保持在输入放大器的线性区域内。配合无源低通滤波器,4046A可形成二阶环路锁相环。通过使用线性运算放大器技术,实现了优异的VCO线性度。

MC14046B 相锁定环路包含两个相位比较器、一个电压控制振荡器 (VCO)、源跟随器和齐纳二极管。这些比较器具有两个公共信号输入 PCAin 和 PCBin。输入 PCAin 可直接用于耦合大电压信号,或间接(使用串联电容器)耦合小电压信号。自偏置电路在该放大器的线性区域调节小电压信号。相位比较器 1(专用 OR 门极)提供数字错误信号 PC1out,并在 PCAin 和 PCBin 信号之间保持中间频率 90 相移位(两者均为 50% 占空比)。相位比较器 2(带前缘感应逻辑)提供数字错误信号 PC2out 和 LD,并在 PCAin 和 PCBin 信号之间保持 0 相移位(占空比不重要)。该线性 VCO 会产生输出信号 VCOout,其频率由输入 VCOin 的电压以及与引脚 C1A、C1B、R1 和 R2 联接的电容器和电阻确定。对于需要 VCOin 信号弹无法耐受负载的情况,使用带外部电阻的源跟随器输出 SFout。禁止输入 Inh 处于高电平时将禁用 VCO 和源跟随器,以最大程度降低待机功耗。齐纳二极管可用于进行电源调节。应用包括调频 (FM) 和 FSK 调制和解调、频率合成和相乘、频率识别,音调解码,数据同步和调理,电压-频率转换和电机速度控制。

PLL1707 8.192MHz 至 36.864MHz、并行控制、3.3V 双路 PLL 多时钟发生器

带 VCO 和锁定检测器的高速 CMOS 逻辑锁相环 16-SOIC -55 to 125

MC12080 是一款通过 10、20、40、80 预分频器进行分频的单模,用于 1.1GHz 高频输入信号的低功耗分频。分频比控制输入 SW1、SW2 和 SW3 选择所需的 10、20、40 或 80 分频比。需要外部负载电阻来端接输出。假设负载为 8.0 pF,如果以最低分频比 10 对 1.1 GHz 输入信号进行分频,则推荐 820 Ohm 电阻来实现 1.2 Vpp 输出摆幅。输出电流可以根据输出频率、驱动的电容负载和所需输出电压摆幅等条件进行最大程度降低。负载电阻的典型值针对 1.1 GHz 输入频率下的不同分频比包含在 Vout 规格内。

是I2C可配置时钟发生器,非常适合在对成本敏感的应用中替代晶体、晶体振荡器、VCxO、锁相环(PLL)和扇出缓冲器。基于PLL/VCXO + 高分辨率MultiSynth分数分频器架构,可在其每个输出端生成高达200 MHz的任何频率,误差为0 ppm。有三个版本可供选择,以满足各种应用需求。

CDCM61001 1:1 超低抖动晶振时钟发生器

体声波(BAW)是一种微谐振器技术,能够将高精度BAW谐振器直接集成到具有超低抖动时钟电路的封装中。

CDCE6214-Q1 支持第 1-5 代 PCIe 且具有 2 个输入、4 个输出和内部 EEPROM 的超低功耗时钟发生器

公开页面暂无产品说明。

是一款2输出PCIe第1代至第7代兼容无基准时钟发生器,支持展频时钟(SSC),基于体声波(BAW)技术,无需任何晶体或外部时钟基准即可提供±25ppm时钟输出。该器件可以同时提供2个SSC时钟、2个非SSC时钟,或者同时提供1个SSC时钟和1个非SSC时钟。该器件满足从第1代到第7代的完整PCIe合规性,包括具有或不具有SSC、独立基准无展频(SRNS)和独立基准独立展频(SRIS)的通用时钟。可通过GPIO引脚或I2C接口轻松配置该器件。可以使用一个外部直流/直流转换器为该器件供电。

CDCM6208V1F 2:8 超低功耗、低抖动时钟发生器,引脚模式型号 F

集成式整数N分频频率合成器和VCO-输出频率1600至1950