海量元器件型号，
快速搜索匹配。

以太网时钟发生器,10路时钟输出

公开页面暂无产品说明。

特性:四个灵活的输入时钟:一个晶体/CMOS输入,两个差分/CMOS输入,一个单端/CMOS输入;任何输入频率从9.72MHz到1.25GHz(CMOS最大300MHz);活动监视器,自动或手动切换;通过引脚或寄存器实现无干扰时钟切换。 6或10个任意频率、任意格式的输出:任何输出频率从1Hz到1045MHz;两个分数N APLL,误差为0ppm;每个APLL有一个分数分频器和一个整数分频器,共四个独立的频率组;整数乘法和分频器的输出抖动低至0.17ps RMS(12kHz-20MHz);分数分频器的输出抖动通常 < 1ps RMS,许多频率 < 0.5ps RMS;每个输出有一个独立的分频器;每个输出可配置为LVDS、LVPECL、HCSL、2xCMOS或HSTL;在2xCMOS模式下,P和N引脚可以是不同的频率(如125MHz和25MHz);多个输出电源电压组,CMOS输出电压从1.5V到3.3V;精确的输出对齐电路和每个输出的相位调整。 每个输出可启用/禁用,无干扰启动/停止(停止高或低)。 上电时从外部(ZL30264或6)或内部(ZL30265或7)EEPROM自动自配置;最多8种配置可通过引脚选择。应用:各种设备类型中的频率转换和频率合成

1.2GHz时钟分配IC,PLL内核,分频器,延迟调整,8路输出

6路输出时钟发生器,集成2.8GHzVCO

MC10/100EP139 是一款低歪曲率 2/4 分频、4/5/6 分频时钟生成芯片进行分频,明确适用于低歪曲率时钟生成应用。内部分频器互相同步,因此公共输出边全部精确对齐。该器件可由差分或单端 ECL 驱动,如果使用正向电源,则由 LVPECL 输入信号驱动。另外,通过使用 VBB 输出,可以将正弦源以交流方式耦合到该器件中。如果要使用单端信号,则应该将 VBB 引脚联接 CLKbar 输入,并通过 0.01 uF 电容器旁通接地。公共启用 (ENbar) 是同步的,因此内部分频器仅在内部时钟已在低电平状态时启用/禁用。这样会避免当设备启用/禁用时在内部时钟上产生短时钟脉冲,这种情况可能发生在异步控制中。内部启用触发器在输入时钟的下降边进行计时,因此,所有相关规格限制都参考到时钟输入的负边。启动时,内部触发器将达到随机状态;因此,对于使用多个 EP139 的系统来说,必须断定主时钟重置 (MR) 输入以确保同步。对于仅使用一个 EP139 的系统,不需要作为内部分频器设计运行的 MR 引脚将确保一个器件 2/4 输出分频和 4/5/6 个输出分频之间的同步。所有 VCC 和 VEE 引脚必须外部联接电源才能保证正确运行。100 系列包含温度补偿。

公开页面暂无产品说明。

提供多输出时钟分配功能,具有亚皮秒抖动性能,以及一个片上PLL,可与高达2.4GHz的外部VCO/VCXO配合使用。强调低抖动和相位噪声,以最大化数据转换器性能,也可使其他对相位噪声和抖动有要求的应用受益。

公开页面暂无产品说明。

高性能、3.2GHz、14输出扇出缓冲器

公开页面暂无产品说明。

公开页面暂无产品说明。

12路输出时钟发生器,集成2.8GHzVCO

HMC984LP4E是一款高性能、超低相位噪声的SiGe BiCMOS相位频率检测器和电荷泵,旨在与HMC983LP5E(分数频率除法器)一起使用,形成高性能、低噪声、超低杂散发射的分数-N频率合成器。

公开页面暂无产品说明。

带JESD204B接口的高性能、3.2GHz、14路输出抖动衰减器

12LVDS/24CMOSOutputClockGenerator

12路LVDS/24路CMOS输出时钟发生器,集成2.4GHzVCO

带JESD204B接口的高性能、3.2GHz、14路输出抖动衰减器

HEF4046B是一款锁相环电路,由一个线性压控振荡器(VCO)和两个不同的相位比较器组成,具备一个公共信号输入放大器和一个公共比较器输入。