海量元器件型号，
快速搜索匹配。

以太网协议栈管理芯片,用于单片机系统进行以太网通讯。自带10/100M以太网MAC和PHY,完全兼容IEEE802.3协议,内置了IP、ARP、ICMP、UDP、TCP等以太网协议栈固件。4*4mm的QFN32超小封装

特性:单芯片PCIe转10/100/1000以太网控制器,集成PCle 3.1 PHY,支持1通道2.5GT/s,PCle 3.1端点控制器,千兆以太网PHY(LAN7430),RGMII v1.3和v2.0/MII(LAN7431)。IEEE Std 1588 M-2008 PTP:支持主从普通时钟,支持端到端和对等通信,支持PTP多播和单播消息,支持通过IPv4/v6、IEEE 802.3传输PTP消息。电源管理:支持PCi-PM和ASPM L0s和L1,支持L1.1和L1.2 PCIe子状态,支持D3热/冷模式及VAUX检测用于PME唤醒,支持网络唤醒(WoL,AOAC),支持IEEE 802.3az节能以太网(EEE),100BASE-TX/1000BASE-T低功耗空闲和10BASE-Te TX幅度降低(LAN7430)。千兆以太网PHY(LAN7430):支持自动协商和自动MDIX,片上差分对终端电阻,LinkMD®基于TDR的电缆诊断以识别故障铜缆,信号质量指示器,Quiet-WIRE®技术减少100BASE-TX线路辐射并增强抗干扰能力,可编程LED输出用于链路、活动、速度指示,支持信号质量指示器(SQI),支持IEEE 802.3az节能以太网(EEE)。MAC与外部以太网PHY(LAN7431):RGMII支持内部延迟、非内部延迟和混合模式,MII支持快速以太网PHY,可灵活工作于1.8V、2.5V或3.3V,最大帧大小9220字节。千兆以太网MAC:支持10/100/1000Mbps半/全双工操作(1000Mbps仅全双工),全双工模式下带暂停帧的流量控制,100/1000Mbps EEE低功耗空闲,MDC/MDIO管理外部PHY,RX帧、链路状态、EEE唤醒用于WoL。应用:汽车信息娱乐/远程信息处理。PCIe转千兆以太网适配器/桥接器

是一款带有行业标准串行外设接口(SPI)的独立以太网控制器,旨在为任何配备SPI的控制器提供以太网网络接口。符合所有IEEE 802.3规范,采用多种数据包过滤方案来限制传入数据包。还提供内部DMA模块以实现快速数据吞吐量和硬件辅助校验和计算,用于各种网络协议。通过中断引脚和SPI与主机控制器进行通信,时钟速率高达20 MHz。两个专用引脚用于LED链路和网络活动指示。只需两个脉冲变压器和几个无源元件,即可将微控制器连接到以太网网络。

2.5千兆以太网控制器I225/I226是一款单端口、紧凑型、低功耗的千兆以太网(GbE)控制器。它是一款完全集成的GbE媒体访问控制(MAC)和物理层(PHY)设备,提供10/100/1000/2500 Mbps的数据速率。

LAN7850是一款高性能的高速USB 2.0到10/100/1000以太网控制器,集成了10/100/1000以太网PHY和高速互连(HSIC)接口。

以太网控制器芯片,通过SPI接口拓展以太网通信功能。集成10/100M以太网MAC和PHY及16K字节SRAM,内置唯一MAC地址。低功耗,符合IEEE 802.3u规范,支持Auto-MDIX,自动识别正负信号线,3.3V接口电压。

TCP/IP以太网协议栈芯片,通过SPI接口拓展以太网通信功能。集成10/100M MAC和PHY收发器,支持Auto-MDIX,内置ARP、ICMP、IGMP、UDP、TCP等协议固件,提供8个socket,I/O口支持3.3V、2.5V、1.8V供电。

单芯片以太网控制器,支持10/100Mbps全双工和半双工模式,集成MAC和PHY,支持HP Auto-MDIX。

完全集成且成本效益高的单芯片快速以太网控制器,具有通用处理器接口、10/100M PHY 和 4K 字节 SRAM。

支持PCIe v2.1 (2.5 GT/s) x1,集成非易失性存储器(iNVM),支持IEEE 802.3az Energy Efficient Ethernet (EEE),支持多个网络和管理功能。

Intel以太网控制器I350是一款低功耗、紧凑型组件,支持双端口和四端口千兆以太网设计。该设备提供四个完全集成的千兆以太网MAC和PHY端口。

DM9051是一款高度集成且具成本效益的低引脚数单芯片快速以太网控制器,具备SPI接口、10/100M PHY和4K双字SRAM。它采用低功耗、高性能的SPI接口设计,支持5V/3.3V的IO耐压。DM9051支持通过SPI接口让各种处理器访问内部存储器

CH9121是一款网络串口透传芯片,自带10/100M以太网介质传输层(MAC)和物理层(PHY),完全兼容IEEE802.3协议。内部集成TCP/IP协议栈,可实现网络数据包和串口数据的双向透明传输。

DM9000 是一款高度集成且性价比高的单芯片快速以太网 MAC 控制器,具备通用处理器接口、10/100M PHY 和 4K 双字 SRAM。它采用低功耗、高性能工艺设计,支持 3.3V 供电,可耐受 5V 电压。DM9000 还提供 MII 接口,用于连接 HPNA 设备或其他支持 MII 接口的收发器

高性能USB 2.0集线器和10/100以太网控制器,适用于嵌入式系统、台式机、笔记本电脑、打印机、游戏机和扩展坞。

公开页面暂无产品说明。

AQC113/AQC114/AQC114CS/AQC115C器件是高性能、可扩展的兆吉比特(mGig)以太网MAC+PHY控制器,旨在支持以下网络速率:10GBASE - T/5GBASE - T/2.5GBASE - T/1000BASE - T/100BASE - TX/10BASE - Te。当配备PCI Express Gen 4 x4接口时,这一系列可扩展的mGig以太网MAC+PHY控制器能够轻松应对10 GbE线路速率性能要求。AQC113、AQC114、AQC114CS、AQC115C器件系列将mGig以太网MAC控制器与具有全距离、低功耗、高性能、多千兆位、单端口的Gen 4以太网阿拉斯加(Alaska)PHY收发器集成到一个单芯片器件中,该器件采用最新的14nm多栅极鳍式场效应晶体管(FinFET)工艺技术制造

特性:单芯片PCIe转10/100/1000以太网控制器,集成PCle 3.1 PHY,支持1通道2.5GT/s,PCle 3.1端点控制器,千兆以太网PHY(LAN7430),RGMII v1.3和v2.0/MII(LAN7431)。IEEE Std 1588 M-2008 PTP:支持主从普通时钟,支持端到端和对等通信,支持PTP多播和单播消息,支持通过IPv4/v6、IEEE 802.3传输PTP消息。电源管理:支持PCi-PM和ASPM L0s和L1,支持L1.1和L1.2 PCIe子状态,支持D3热/冷模式及VAUX检测用于PME唤醒,支持网络唤醒(WoL,AOAC),支持IEEE 802.3az节能以太网(EEE),100BASE-TX/1000BASE-T低功耗空闲和10BASE-Te TX幅度降低(LAN7430)。千兆以太网PHY(LAN7430):支持自动协商和自动MDIX,片上差分对终端电阻,LinkMD®基于TDR的电缆诊断以识别故障铜缆,信号质量指示器,Quiet-WIRE®技术减少100BASE-TX线路辐射并增强抗干扰能力,可编程LED输出用于链路、活动、速度指示,支持信号质量指示器(SQI),支持IEEE 802.3az节能以太网(EEE)。MAC与外部以太网PHY(LAN7431):RGMII支持内部延迟、非内部延迟和混合模式,MII支持快速以太网PHY,可灵活工作于1.8V、2.5V或3.3V,最大帧大小9220字节。千兆以太网MAC:支持10/100/1000Mbps半/全双工操作(1000Mbps仅全双工),全双工模式下带暂停帧的流量控制,100/1000Mbps EEE低功耗空闲,MDC/MDIO管理外部PHY,RX帧、链路状态、EEE唤醒用于WoL。应用:汽车信息娱乐/远程信息处理。PCIe转千兆以太网适配器/桥接器

公开页面暂无产品说明。

ENC28J60 是一个独立的以太网控制器,带有行业标准的串行外设接口(SPI)。它被设计为任何配备有 SPI 的控制器的以太网网络接口。ENC28J60 满足所有 IEEE 802.3 规范。它集成了多种数据包过滤方案,以限制传入的数据包。它还提供了一个内部 DMA 模块,用于快速数据吞吐量和硬件辅助的校验和计算,这在网络协议中被广泛应用。与主机控制器的通信是通过中断引脚和 SPI 实现的,时钟速率可达 20 MHz。两个专用引脚用于 LED 链接和网络活动指示。图 1-1 显示了 ENC28J60 的简单框图。图 1-2 显示了使用该设备的典型应用电路。借助 ENC28J60,仅需两个脉冲变压器和一些无源组件即可将微控制器连接到以太网网络。ENC28J60 包含七个主要功能模块:1. 作为主机控制器和 ENC28J60 之间的通信通道的 SPI 接口。2. 用于控制和监控 ENC28J60 的控制寄存器。3. 用于接收和发送数据包的双端口 RAM 缓冲区。4. 当 DMA、发送和接收模块请求访问 RAM 缓冲区时,用于控制访问的仲裁器。5. 解释通过 SPI 接口接收的数据和命令的总线接口。6. 实现符合 IEEE 802.3 标准的 MAC 逻辑的 MAC(介质访问控制)模块。7. 对双绞线接口上存在的模拟数据进行编码和解码的 PHY(物理层)模块。该设备还包含其他支持模块,如振荡器、片上电压调节器、电平转换器以提供 5V 耐压 I/O 和系统控制逻辑。