海量元器件型号，
快速搜索匹配。

SN74HC165 8 位并行负载移位寄存器

是8位串行输入/并行输出移位寄存器。该器件具有两个串行数据输入（DSA和DSB）、八个并行数据输出（Q0至Q7）。数据通过DSA或DSB串行输入，任一输入都可作为使能信号，使数据通过另一个输入。数据在时钟（CP）输入的低到高转换时移位。主复位输入（MR）上的低电平会清除寄存器，并使所有输出为低电平，与其他输入无关。输入包含钳位二极管，这使得可以使用限流电阻将输入连接到超过VCC的电压。

8 位并行负载移位寄存器-40 to 125

74HC4094、74HCT4094 是一款 8 位串行输入/串行或并行输出的移位寄存器，带有存储寄存器和三态输出。移位寄存器和存储寄存器均有独立的时钟。该器件具有一个串行输入（D）和两个串行输出（QS1 和 QS2），可实现级联

功能: 串行至串行或并行,电源电压: 2V~6V,每个元件位数: 8,输出类型: 三态

8 位串行输入/并行输出移位寄存器；2V 至 6V 的宽工作电压范围；高电流三态输出最多可驱动 15 个低功耗肖特基晶体管 -晶体管逻辑器件 (LSTTL) 负载；低功耗：80 μA（最大值）ICC；Δtₚd = 13 ns（典型值）；电压为 5V 时，输出驱动为 ±6mA；低输入电流：1μA（最大值）；移位寄存器具有直接清零功能。

移位寄存器

LED显示屏驱动专用，不能与其他品牌互相替换

是8位串行输入/并行输出移位寄存器。该器件具有两个串行数据输入（DSA和DSB）、八个并行数据输出（Q0至Q7）。数据通过DSA或DSB串行输入，任一输入都可作为使能信号，使数据通过另一个输入。数据在时钟（CP）输入的低到高转换时移位。主复位输入（MR）上的低电平会清除寄存器，并使所有输出为低电平，与其他输入无关。输入包含钳位二极管，这使得可以使用限流电阻将输入连接到超过VCC的电压。

是 8 位串行或并行输入/串行输出移位寄存器。该器件具有一个串行数据输入 (DS)、八个并行数据输入 (D0 至 D7) 和两个互补串行输出 (Q7 和 Q7)。当并行加载输入 (PL) 为低电平时，数据从 D0 至 D7 异步加载到移位寄存器中。当 PL 为高电平时，数据在 DS 处串行进入寄存器。当时钟使能输入 (CE) 为低电平时，数据在 CP 输入的低到高转换时移位。CE 上的高电平将禁用 CP 输入。输入可承受高达 15 V 的过电压，这使该器件可用于高到低电平转换应用。

74HC4094、74HCT4094 是一款 8 位串行输入/串行或并行输出的移位寄存器，带有存储寄存器和三态输出。移位寄存器和存储寄存器均有独立的时钟。该器件具有一个串行输入（D）和两个串行输出（QS1 和 QS2），可实现级联

移位锁存器 74HC595 是一款8 位CMOS 移位寄存器。8 位并行输出端口为可控的三态输出，一个串行输出端口，可以实现多级芯片串行控制，组成8n 位（n 为芯片数量）并行输出。

SN74HC164 8 位并行输出串行移位寄存器

SN74HC165 8 位并行负载移位寄存器

74HC164 是一款采用高速CMOS 工艺技术设计的两线输入的8 位移位寄存器。寄存器由主从D 型触发器构成，它具有很高的抗噪性和抗干扰性。在时钟CLOCK 上升沿到来时8 位二进制数据（Qa~Qg）向右移一位。带有一个清0 输入端，可以轻松实现输出数据的清零。该移位寄存器也可根据需要实现多级芯片扩展输出。

这款移位寄存器支持串行至串行或并行的数据转换，适用于多种应用场景。其电源电压范围为2V至6V，确保了在不同供电条件下的稳定性。每个元件包含8位，提供了灵活的数据处理能力。

CD4094B是一个8位串行移位寄存器，每一位都有一个存储锁存器用于串行输入到并行缓冲三态输出的选通数据，并行输出可以直接与公共总线相连。数据在输入时钟上升沿开始移位；当STROBE为高时，每个移位寄存器中的数据被转移到存储寄存器中；同时OUTPUT-ENABLE信号为高时，存储寄存器中的数据就会出现在输出端。

这些8位移位寄存器具有与门控串行输入和异步清除 (CLR) 输入。门控串行 (A和B) 输入允许完全控制输入数据；任一输入为低电平时，会抑制新数据的输入，并在下次时钟 (CLK) 脉冲时将第一个触发器复位为低电平。高电平输入使能另一个输入，然后该输入决定第一个触发器的状态。只要满足最小建立时间要求，串行输入的数据可以在CLK为高电平或低电平时更改。时钟信号在CLK的低到高电平转换时触发。54HC164的工作温度范围为 -55℃ 至 125℃。74HC164的工作温度范围为 -40℃ 至 85℃。

8 位并行负载移位寄存器 16-TSSOP -40 to 125

SN74HC/HCT165 是一个8位串行或并行输入/串行输出移位寄存器。该电路具有一个串行数据输入(DS)，八个并行数据输入(D0~D7)和两个互补的串行输出(Q7和Q7)。当并行加载输入(PL)为低电平时，将 D0 到 D7 的数据异步加载到移位寄存器中。当PL为高电平时，数据在 DS 处串行进入寄存器。当时钟使能输入(CE)为低电平时，数据在CP输入上升沿时移位。CE上的高电平将禁用CP 输入。