MCU 去耦电容：比“每个电源脚放 100nF”更重要的布局细节

先画出瞬态电流回路

MCU 内部逻辑翻转时，电源脚会在极短时间内吸收脉冲电流。真正需要被缩短的路径是电源脚、去耦电容和地回流之间的闭合环路，而不仅是电容到电源平面的直线距离。

电容应优先靠近对应的 VDD 引脚，并让接地过孔紧邻焊盘。若必须在电源层与器件层之间换层，电源和地都应使用短而对称的过孔连接。

100nF 不是万能值

标称容量只描述低频端。封装、焊盘、走线和过孔形成的寄生电感会决定自谐振频率；超过该频率后，电容表现得更像电感。

常见做法是每个电源域配置若干 100nF 小封装电容，再用 1µF 至 10µF 的本地储能电容覆盖较低频段。最终组合应结合芯片手册、目标阻抗和板级仿真或实测结果确认。

经验值可以作为起点，但布局电感往往比把 100nF 改成 220nF 更值得优先优化。

用示波器验证，而不是凭感觉

在最坏工作模式下观察电源轨：同时开启高速接口、定时器和大负载 GPIO。探头必须使用短地弹簧，否则探头回路本身会制造看似严重的高频尖峰。

除了峰峰值纹波，还要关注复位、ADC 采样和通信错误是否与电源瞬态同步。验证通过后再冻结电容数量和物料清单。